Eletrônica Digital II. Exemplo de um CI com encapsulamento DIP. Diagrama do CI 74XX76.
|
|
|
- Fábio Nunes Carmona
- 7 Há anos
- Visualizações:
Transcrição
1 Eletrônica Digital II Exemplo de um CI com encapsulamento DIP. Diagrama do CI 74XX76. Esquema interno do protoboard e colocação do CI com ligações.
2 Aula Prática Ensaio Um Flip-Flop JK a) Objetivo: Testar e observar o funcionamento do flip-flop JK b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura e completar a Tabela. (74XX76 = VCC pino 5 e GND pino3) Figura Um Flip-Flop JK Ensaio 2 Dois Flip-Flops JK a) Objetivo: Testar e observar o funcionamento de dois flip-flops JK b) Material Utilizado: CI 74XX76. c) Montar o circuito da Figura 2 e completar a Tabela 2 (74XX76 = VCC pino 5 e GND pino3) Figura 2 Dois Flip-Flops JK 2
3 Ensaio 3 Flip-Flop JK configurado com T a) Objetivo: Testar e observar o funcionamento de um flip-flop JK configurado como T. b) Material Utilizado: CI 74XX76. c) Montar o circuito da Figura 3 e completar a Tabela 3 (74XX76 = VCC pino 5 e GND pino3) Figura 3 Flip-Flops JK configurado como T. Ensaio 4 Flip-Flop JK configurado com D a) Objetivo: Testar e observar o funcionamento de um flip-flop JK configurado como D. b) Material Utilizado: CI 74XX76. c) Montar o circuito da Figura 4 e completar a Tabela 4 - (74XX76 = VCC pino 5 e GND pino3) Figura 4 Flip-Flops JK configurado como D. 3
4 Resultados da Aula Prática Nomes: Bancada: Kit: Ensaio Um Flip-Flop JK Saí das J K Preset Clear Clock Q Q A B C D E L L Tabela - Flip-Flop JK Ensaio 2 Dois Flip-Flops JK Saídas J K Preset Clear Clock Q () Q (0) Q (5) Q (4) A B C D E L3 L2 L L
5 Tabela 2 - Flip-Flop JK Ensaio 3 Flip-Flop JK configurado como T Saí das J e K Preset Clear Clock Q Q A C D B L L Tabela 3 - Flip-Flop JK configurado como T Ensaio 4 Flip-Flop JK configurado como D Saí das J Preset Clear Clock Q Q A C D B L L0 0 5
6 Tabela 4 - Flip-Flop JK configurado como D Aula Prática 2 Ensaio Flip-Flop JK a) Objetivo: Observar o funcionamento do flip-flop e a necessidade da aplicação de um pulso completo de Clock para que o dispositivo atue corretamente. b) Material Utilizado: CI 74XX76. c) Montar o circuito da Figura 5 e completar a Tabela 5. (74XX76 = VCC pino 5 e GND pino3) Figura 5 Flip-Flop JK Ensaio 2 - Flip-Flop D a) Objetivo: Observar que a transferência de informação da entrada D para a saída ocorre na subida do Clock, e que as entradas podem mudar de estado durante a permanência do Clock em ou 0, sem alteração da saída. 6
7 b) Material Utilizado: CI 74XX74 c) Montar o circuito da Figura 6 e completar a Tabela 6. (74XX74 = VCC pino 4 e GND pino 7) Figura 6 Flip-Flop D Ensaio 3 Flop D com Preset e Clear a) Objetivo: Observar na tabela de funcionamento que um 0 na linha do Preset faz Q ir para nível, e um 0 na linha Clear faz a saída Q ir para 0, e que as linhas Preset e Clear têm prioridade sobre as outras linhas de entrada. b) Material Utilizado: CI 74XX74 c)montar o Circuito da Figura 7 e completar a Tabela 7. (74XX74 = VCC pino 4 e GND pino 7) Figura 7 Flip-Flop D com Clear e Preset Ensaio 4 Flip-Flop D (tempo de Set-up) a) Objetivo: Observar na tabela de funcionamento que quando a chave C vai de 0 para, a saída deveria mudar pois a entrada está com. Isto não ocorre devido ao tempo de setup. 7
8 b) Material Utilizado: CI 74XX74 c) Montar o Circuito da Figura 8 e e completar a Tabela 8 (74XX74 = VCC pino 4 e GND pino 7) Figura 8 Flip-Flop D para teste do tempo de set-up Ensaio 5 Flop D (com atraso na linha de clock) a) Objetivo: Observar na tabela de funcionamento que o atraso devido a inserção das portas inversoras proporciona um funcionamento correto do flip-flop. b) Material Utilizado: CI 74XX74 e CI 74XX04 c) Montar o Circuito da Figura 9 e Completar a Tabela 9. (74XX74 = VCC pino 4 e GND pino 7) e (74XX04 = VCC pino 4 e GND pino 7) Figura 9 Flip-Flop D com atraso na linha de clock 8
9 Resultados da Aula Prática 2 Nomes: Bancada: Kit: Ensaio Flip-Flop JK Saí das J K Clock Q Q A B C L L Tabela 5 Tabela de funcionamento do Flip-Flop 74XX76 Ensaio 2 - Flip-Flop D Saí das D Clock Q Q A C L L Tabela 6 Tabela de funcionamento do Flip-Flop 74XX74 9
10 Ensaio 3 Flip-Flop D com Preset e Clear Saídas Preset Clear Clock D Q Q A B C D L L Tabela 7 Tabela de funcionamento do Flip-Flop 74XX74 com Clear e Preset Ensaio 4 Flip-Flop D (tempo de Set-up) Saí das D = CLK Clear Q Q C B L L0 0 Tabela 8 Tabela de funcionamento do Flip-Flop D (tempo de Set-up) Ensaio 5 Flop D (com atraso na linha de clock) Saí das D = CLK Clear Q Q A B L L0 0 Tabela 9 Tabela de funcionamento do Flip-Flop D (com atraso em clock) 0
11 Aula Prática 3 Ensaio Flip-Flop JK a) Objetivo: Observar o funcionamento do flip-flop e a necessidade da aplicação de um pulso completo de Clock para que o dispositivo atue corretamente. b) Material Utilizado: CI 74XX76 c) Montar o Circuito da Figura 0 e completar a Tabela 0. (74XX76 = VCC pino 5 e GND pino3) Figura 0 Flip-Flop JK Ensaio 2 - Flip-Flop D a) Objetivo: Observar que a transferência de informação da entrada D para a saída ocorre na subida do Clock, e que as entradas podem mudar de estado durante a permanência do Clock em ou 0, sem alteração da saída. b) Material Utilizado: CI 74XX74 c)montar o Circuito da Figura e completar a Tabela. (74XX74 = VCC pino 4 e GND pino 7) Figura Flip-Flop D
12 Ensaio 3 Flip-Flop D com Preset e Clear a) Objetivo: Observar na tabela de funcionamento que um 0 na linha do Preset faz Q ir para nível, e um 0 na linha clear faz a saída Q ir para 0, e que as linhas Preset e Clear têm prioridade sobre as outras linhas de entrada. b) Material Utilizado: CI 74XX74 c) Montar o circuito da Figura 2 e completar a Tabela 2. (74XX74 = VCC pino 4 e GND pino 7) Figura 2 Flip-Flop D com Clear e Preset Ensaio 4 Flip-Flop T utilizando um JK a) Objetivo: Observar que um JK pode ser ligado de forma a obter um flip-flop T e que neste caso, seu funcionamento respeita a tabela do flip-flop T. b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura 3 e completar a Tabela 3. (74XX76 = VCC pino 5 e GND pino3) Figura 3 Flip-Flop JK 2
13 Resultados da Aula Prática 3 Nomes: Bancada: Kit: Ensaio Flip-Flop JK J K Clock Saídas Q A B C L L Tabela 0 Tabela de funcionamento do Flip-Flop 74XX76 3
14 Ensaio 2 - Flip-Flop D D Clock Saí das A C L L Tabela Tabela de funcionamento do Flip-Flop 74XX74 Ensaio 3 Flip-Flop D com Preset e Clear Preset Clear Clock D Saídas A B C D L L Tabela 2 Tabela de funcionamento do Flip-Flop 74XX74 com Clear e Preset 4
15 Ensaio 4 Flip-Flop T utilizando um JK J K Clock Saídas Q A B C L L Tabela 3 Tabela de funcionamento do Flip-Flop 74XX76 com a configuração do tipo T. 5
16 Aula Prática 4 Ensaio Flip-Flop JK a) Objetivo: Observar o funcionamento do flip-flop JK. b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura 4 e completar a Tabela 4 e o Diagrama (74XX76 = VCC pino 5 e GND pino3) Figura 4 Flip-Flop JK Ensaio 2 Flip-Flop D a) Objetivo: Observar o funcionamento do flip-flop D. b) Material Utilizado: CI 74XX74 c) Montar o circuito da Figura 5 e completar a Tabela 5 e o Diagrama 2 (74XX74 = VCC pino 4 e GND pino 7) Figura 5 Flip-Flop D 6
17 Ensaio 3 Flip-Flop T a) Objetivo: Observar o funcionamento do flip-flop T. b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura 6 e completar a Tabela 6 e o Diagrama 3. (74XX76 = VCC pino 5 e GND pino3) Figura 6 Flip-Flop K Ensaio 4 Flip-Flop JK a) Objetivo: Observar o funcionamento do flip-flop JK. b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura 7 e completar a Tabela 7 e o Diagrama 4 (74XX76 = VCC pino 5 e GND pino3) Figura 7 Flip-Flop JK Ensaio 5 Flip-Flop D. 7
18 Ensaio 5 Flip-Flop D a) Objetivo: Observar o funcionamento do flip-flop D. b) Material Utilizado: CI 74XX74 c) Montar o circuito da Figura 8 e completar a Tabela 8 e o Diagrama 5. (74XX74 = VCC pino 4 e GND pino 7) Figura 8 Flip-Flop D Ensaio 6 Flip-Flop T a) Objetivo: Observar o funcionamento do flip-flop T. b) Material Utilizado: CI 74XX76 c) Montar o circuito da Figura 9 e completar a Tabela 9 e o Diagrama 6. (74XX76 = VCC pino 5 e GND pino3) Figura 9 Flip-Flop JK 8
19 Resultados da Aula Prática 4 Nomes: Bancada: Kit: Ensaio Flip-Flop JK Saí das J K Preset Clear Clock Q Q A B C D E L L Tabela 4 - Flip-Flop JK J K PR CL CLK Q Diagrama - Flip-Flop JK 9
20 Ensaio 2 Flip-Flop D D Saí das D Preset Clear Clock Q Q A B C D L L Tabela 5 - Flip-Flop D PR CL CLK Q Diagrama 2 - Flip-Flop D 20
21 Ensaio 3 - Flip-Flop T Saí das J K Preset Clear Clock Q Q A B C D E L L Tabela 6 - Flip-Flop T J K PR CL CLK Q Diagrama 3 - Flip-Flop T 2
22 Ensaio 4 Flip-Flop JK Saí das J K Preset Clear Clock Q Q A B C D E L L Tabela 7 - Flip-Flop JK J K PR CL CLK Q Diagrama 4 - Flip-Flop JK 22
23 Ensaio 5 Flip-Flop D Saí das D Preset Clear Clock Q Q A B C D L L Tabela 8 - Flip-Flop D D PR CL CLK Q Diagrama 5 - Flip-Flop D 23
24 Ensaio 6- Flip-Flop T Saí das J K Preset Clear Clock Q Q A B C D E L L Tabela 9 - Flip-Flop T J K PR CL CLK Q Diagrama 6 - Flip-Flop T 24
25 Aula Prática 5 Ensaio Contador Assíncrono crescente a) Objetivo: Observar o funcionamento do contador assíncrono crescente. b) Material Utilizado: 2 CI 74XX76 c) Montar o circuito da Figura 20 e completar a Tabela 20. (74XX76 = VCC pino 5 e GND pino3) Figura 20 - contador assíncrono crescente Ensaio 2 Contador Assíncrono decrescente a) Objetivo: Observar o funcionamento do contador assíncrono decrescente. b) Material Utilizado: 2 CI 74XX76 c) Montar o circuito da Figura 2 e completar a Tabela 2. (74XX76 = VCC pino 5 e GND pino3) Figura 2 - contador assíncrono decrescente 25
26 Ensaio 3 Contador Assíncrono crescente controlado a) Objetivo: Observar o funcionamento do contador assíncrono crescente controlado. b) Material Utilizado: 2 CI 74XX76 c) Montar o circuito da Figura 22 e completar a Tabela 22. (74XX76 = VCC pino 5 e GND pino3) Figura 22 - contador assíncrono crescente controlado 26
27 Resultados da Aula Prática 5 Nomes: Bancada: Kit: Ensaio Contador Assíncrono crescente Clear Clock Saídas A C L3 L2 L L0 0 x 0 Tabela 20 Contador Assíncrono crescente 27
28 Ensaio 2 Contador Assíncrono decrescente Preset Clock Saídas A C L3 L2 L L0 0 X 0 Tabela 2 Contador Assíncrono Decrescente 28
29 Ensaio 3 Contador Assíncrono crescente controlado Clear Controle Clock Saídas A B C L3 L2 L L0 0 X x Tabela 22 Contador Assíncrono Crescente Controlado 29
30 Aula Prática 6 Ensaio Contador síncrono crescente a) Objetivo: Observar o funcionamento do contador síncrono crescente. b) Material Utilizado: 2 CI 74XX76 CI 74XX00 CI 74XX0 c) Montar o circuito da Figura 23 e completar a Tabela 23. (74XX76 = VCC pino 5 e GND pino3) (74XX00 e 74XX0 = VCC pino 4 e GND pino 7) Figura 23 - contador assíncrono crescente controlado 30
31 Ensaio 2 Contador de décadas a) Objetivo: Observar o funcionamento do contador de décadas. b) Material Utilizado: CI 74XX90 c) Montar o circuito da Figura 24 e completar a Tabela 24. (74XX90 = VCC pino 5 e GND pino 0) Figura 24 - contador de décadas Tabela para Reset/Contagem do CI 74XX90 3
32 Resultados da Aula Prática 6 Nomes: Bancada: Kit: Ensaio Contador síncrono crescente Clear Clock Saídas A C L3 L2 L L0 0 x 0 Tabela 23 Contador síncrono Crescente 32
33 Ensaio 2 Contador de décadas Reset/Contagem Saídas R0() R0(2) RG() RG(2) A QD QC QB QA E F G H A L3 L2 L L0 X 0 X 0 X X X X X X 0 X 0 X X 0 X X 0 0 X X 0 0 X X 0 0 X X 0 0 X X 0 X 0 X X X X X X X X X X X X X X 0 X X 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 Tabela 24 Contador de Décadas 33
34 Aula Prática 7 Ensaio Contador de décadas a) Objetivo: Observar o funcionamento do contador de décadas. b) Material Utilizado: CI 74XX90. c) Montar o circuito da Figura 25 e completar a Tabela 25. (74XX90 = VCC pino 5 e GND pino 0) Figura 25 - contador de décadas 34
35 Ensaio 2 Contadores em cascata a) Objetivo: Observar o funcionamento dos contadores em cascata b) Material Utilizado: 2 CI 74XX90 Montar o circuito da Figura 26 e completar a Tabela 26. (74XX90 VCC pino 5 e GND pino 0) Figura 26 contadores em cascata Tabela para Reset/Contagem do CI 74XX90 35
36 Resultados da Aula Prática 7 Nomes: Bancada: Kit: Ensaio Contador de décadas Reset/Contagem Entrada Saídas Saída Em decimal R0() R0(2) RG() RG(2) A QD QC QB QA E F G H A L3 L2 L L0 X X X Tabela 25 Contador de Décadas Ensaio 2 Contadores em cascata Reset Entrada Saídas Dezenas Unidades Dezenas Unidades R0() R0(2) R0() R0(2) QD QC QB QA QD QC QB Q A A H B L7 L6 L5 L4 L3 L2 L L0 x Saída em Decimal 36
37 37
38 38
39 Tabela 26 Contador em cascata Aula Prática 8 Ensaio registrador de 4 bits a) Objetivo: Observar o funcionamento de um registrador de 4 bits. b) Material Utilizado: 2 CI 74XX74 c) Montar o circuito da Figura 27 e completar a Tabela 27. (74XX74 = VCC pino 4 e GND pino 7) Figura 27 registrador de 4 bits Ensaio 2 registrador de 4 bits melhorado a) Objetivo: Observar o funcionamento de um registrador de 4 bits. Quando F=0 as saídas serão 0 (clear), G=0 não se pode carregar o registrador, com G= carrega-se as informações de A,B,C,D, porém com G=0 a informação anterior é mantida no registrador. b) Material Utilizado: 3 CI 74XX00 e 2 CI 74XX74 c) Montar o circuito da Figura 28 e completar a Tabela 28.. (74XX00 = VCC pino 4 e GND pino 7) (74XX74 = VCC pino 4 e GND pino 7) 39
40 Figura 28 registrador de 4 bits melhorado Ensaio 3 registradores de deslocamento a esquerda a) Objetivo: Observar o funcionamento de um registrador de deslocamento a esquerda. b) Material Utilizado: 2 CI 74XX74. c) Montar o circuito da Figura 29 e completar a Tabela 29. (74XX74 = VCC pino 4 e GND pino 7) Figura 29 registrador de deslocamento a esquerda 40
41 Ensaio 4 registradores de deslocamento a direita a) Objetivo: Observar o funcionamento de um registrador de deslocamento a direita. b) Material Utilizado: 2 CI 74XX74 c) Montar o circuito da Figura 30 e completar a Tabela 30. (74XX74 VCC pino 4 e GND pino 7) Figura 30 registrador de deslocamento a direita Resultados da Aula Prática 8 Nomes: Bancada: Kit: Ensaio registrador de 4 bits Clock Saídas A B C D H L3 L2 L L Tabela 27 Registrador de 4 bits 4
42 Ensaio 2 registrador de 4 bits melhorado Load (Carga) Clock Clear Saídas G A B C D H F L3 L2 L L Tabela 28 Registrador de 4 bits melhorado Ensaio 3 registradores de deslocamento a esquerda Clear Entrada Clock Saídas B A C L3 L2 L L0 0 X X Tabela 29 Registrador de deslocamento a esquerda Ensaio 4 registradores de deslocamento a direita Clear Entrada Clock Saídas B A C L3 L2 L L0 0 X X Tabela 30 Registrador de deslocamento a direita 42
43 Aula Prática 9 Ensaio Registrador de deslocamento controlado a) Objetivo: Observar o funcionamento de um registrador de deslocamento controlado. O B serve como clear para o circuito, D controla o deslocamento quando D=0 não há deslocamento e assim os dados são mantidos, quando D= o registrador no º clock recebe o bit da entrada A, no clock seguinte ocorre o deslocamento para L3 e assim por diante. b) Material Utilizado: 3 CI 74XX00 e 2 CI74XX74 c) Montar o circuito da Figura 3 e completar a Tabela 3. (74XX00 e 74XX74 = VCC pino 4 e GND pino 7) Figura 3 Registrador de deslocamento controlado 43
44 Ensaio 2 Registrador de deslocamento com carga paralela a) Objetivo: Observar o funcionamento de um registrador de deslocamento com carga paralela. Quando B=0 e D=0 os dados são mantidos após o clock, quando B=0 e D= o registrador e carregado com os dados da entrada, quando B= e D=0 o conteúdo do registrador é deslocado a cada clock. b) Material Utilizado: 3 CI 74XX00 2 CI 74XX74 CI 74XX02 2 CI 74XX0 c) Montar o Circuito da Figura 32 e completar a Tabela 32. (74XX00 e 74XX02 e 74XX0 e 74XX74 = VCC pino 4 e GND pino 7) Figura 32 registrador de deslocamento com carga paralela 44
45 Resultados da Aula Prática 9 Nomes: Bancada: Kit: Ensaio Registrador de deslocamento controlado Clear Deslocamento Entrada Clock Saídas B D A C L3 L2 L L0 0 X X X Tabela 3 Registrador de deslocamento controlado Ensaio 2 Registrador de deslocamento com carga paralela Clear Deslocamento Carga Entrada Clock Saídas VCC/GND B D A E F G H C L3 L2 L L0 0 X X X X X X X X X X X X X 0 X X 0 X 0 X X X X 0 X X X X 0 X X X X 0 X X X X Tabela 32 Registrador de deslocamento com carga paralela 45
46 Aula Prática 0 Ensaio Comparador A>B a) Objetivo: Observar o funcionamento de um comparador A>B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 33 e completar a Tabela 33. (74XX00 = VCC pino 4 e GND pino 7) Figura 33 Comparador A>B Ensaio 2 Comparador A<B a) Objetivo: Observar o funcionamento de um comparador A<B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 34 e completar a Tabela 34. (74XX00 = VCC pino 4 e GND pino 7) d) Completar a Tabela 2 Figura 34 Comparador A<B Ensaio 3 Comparador A B a) Objetivo: Observar o funcionamento de um comparador A B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 35 e completar a Tabela 35. (74XX00 = VCC pino 4 e GND pino 7) d) Completar a Tabela 3 Figura 03 Comparador A B 46
47 Ensaio 4 Comparador A B a) Objetivo: Observar o funcionamento de um comparador A B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 36 e completar a Tabela 36. (74XX00 = VCC pino 4 e GND pino 7) d) Completar a Tabela 4 Figura 36 Comparador A B Ensaio 5 Comparador A B a) Objetivo: Observar o funcionamento de um comparador A B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 37 e completar a Tabela 37. (74XX00 = VCC pino 4 e GND pino 7) d) Completar a Tabela 5 Ensaio 6 Comparador A=B Figura 37 Comparador A B a) Objetivo: Observar o funcionamento de um comparador A=B. b) Material Utilizado: CI 74XX00 c) Montar o Circuito da Figura 38 e completar a Tabela 38. (74XX00 = VCC pino 4 e GND pino 7) d) Completar a Tabela 6 Figura 38 Comparador A=B 47
48 Resultados da Aula Prática 0 Nomes: Bancada: Kit: Ensaio Comparador A>B Saida A B L0 0 0 Tabela 33 Comparador A>B Ensaio 2 Comparador A<B Saida A B L0 0 0 Tabela 34 Comparador A<B Ensaio 3 Comparador A B Saida A B L0 0 0 Tabela 35 Comparador A B 48
49 Ensaio 4 Comparador A B Ensaio 5 Comparador A B Saida A B L0 0 0 Tabela 36 Comparador A B Saida A B L0 0 0 Tabela 37 Comparador A B Ensaio 6 Comparador A=B Saida A B L0 0 0 Tabela 38 Comparador A=B 49
50 Ensaio 7 Comparador de magnitude de Comparação de Cascateamento Saídas A3 A2 A A0 B3 B2 B B0 A>B A<B A=B A>B A=B A<B A B C D E F G H GND GND J L2 L L Tabela 38 Comparador de magnitude 50
51 Aula Prática Geração e Check de Paridade Pode-se definir paridade como a adição de um bit a uma palavra binária, para se assegurar a integridade dos dados. Há dois tipos de paridade: par e ímpar. Para se gerar uma paridade ímpar, um bit é adicionado a cada palavra de modo que o número de s na palavra seja impar. Por exemplo, se uma palavra representando um caractere, quando fornecida por um computador ou outro dispositivo, consiste de 7 bits, um 8 bit é acrescentado a palavra para tomar o número de 's no caractere de 8 bits ímpar. A paridade par é o complemento da paridade ímpar. Se paridade par for usada, o número de 's em cada caractere tem que ser par. Este processo de somar um bit para fazer a paridade par ou ímpar é chamado de geração de paridade. Exemplo: Os caracteres X, Y e Z são recebidos de um computador. Gerar um oitavo bit para manter: a) Paridade par b) Paridade ímpar. onde: X=000 Y= Z= Solução: a) Paridade par X=000 o bit de paridade é 0 Y= o bit de paridade é 0 Z= o bit de paridade é b) Paridade ímpar X=000 o bit de paridade é Y= o bit de paridade é Z= o bit de paridade é 0 Check de Paridade Cheque de paridade é o processo de se examinar todos n bits de uma palavra, para determinar se o número de 's nos n bits é ímpar ou par. e indicar um erro se a paridade estiver errada. A Tabela 39 mostra o cheque de paridade ímpar para 4 entradas. 5
52 Tabela 39 - Cheque de paridade ímpar para 4 entradas Na Tabela 39, observa-se que o cheque de paridade é se houver um número ímpar de entradas. Um circuito que satisfaça a Tabela 39 pode ser implementado por OU exclusivos, conforme mostra a Figura 39. Figura 39 - Circuito de cheque de paridade Impar Existe uma relação geral entre circuitos de paridade e gates OU Exclusivos, que é a seguinte: Se todas saídas de um registrador são ligadas a OU exclusivos, a saída do circuito OU exclusivo é somente se o número de 's da palavra de entrada é ímpar. Geração deparidade A geração de paridade envolve o acréscimo um bit extra a uma palavra de n bits, para se produzir a paridade apropriada na palavra de n + bits. Um circuito para gerar a paridade apropriada pode ser construído usando-se OU Exclusivos. Se, por exemplo, é requerido paridade. ímpar, a palavra de n bits é checada para paridade ímpar. Se o número de 's na palavra de n bits examinada é ímpar, um 0 deve ser escrito no bit de paridade, e o número impar de 's na palavra é assim preservado. Se, o número de 's for par, um deve ser escrito na palavra de n bits examinada como bit de paridade, de modo que a palavra de n + bits tenha paridade ímpar. 52
53 No circuito de cheque de paridade da Figura 39 a geração do bit de paridade é obtida invertendo-se o bit de cheque. Ensaio Cheque de paridade ímpar a) Objetivo: Observar o funcionamento de um circuito para verificar a paridade ímpar. b) Material Utilizado: CI 74XX86 c) Montar o circuito da Figura 40 e completar a Tabela 40. (74XX86 = VCC pino 4 e GND pino 7) Figura 40 Cheque de paridade ímpar Ensaio 2 Geração de paridade ímpar a) Objetivo: Observar o funcionamento de um gerador de paridade ímpar b) Material Utilizado: CI 74XX86 c) Montar o circuito da Figura 4 e completar a Tabela 4. (74XX86 = VCC pino 4 e GND pino 7) Figura 4 Gerador de paridade ímpar Resultados da Aula Prática Nomes: Bancada: Kit: 53
54 Ensaio Cheque de paridade ímpar Saída Cheque de paridade A B C D L Tabela 40 Cheque de paridade impar Ensaio 2 Geração de paridade ímpar Saída Bit de paridade ímpar A B C D L Tabela 4 Geração de paridade impar Diagrama dos componentes 54
55 55
Circuitos Aritméticos
Circuitos Aritméticos Semi-Somador Quando queremos proceder à realização de uma soma em binário, utilizamos várias somas de dois bits para poderemos chegar ao resultado final da operação. Podemos, então,
ELETRÔNICA DIGITAL APLICADA Aula 8- Registradores de deslocamento como contadores
ELETRÔNICA DIGITAL APLICADA Aula 8- Registradores de deslocamento como contadores Prof.ª Msc. Patricia Pedroso Estevam Ribeiro Email: patriciapedrosoestevam@hotmail.com 26/11/216 1 Registradores de deslocamento
FLIP FLOPS. EXPERIMENTS MANUAL Manual de Experimentos Manual de Experimentos M-1113A
FLIP FLOPS M-1113A *Only illustrative image./imagen meramente ilustrativa./ Imagem meramente ilustrativa. EXPERIMENTS MANUAL Manual de Experimentos Manual de Experimentos Conteúdo 1. Objetivos... 2 2.
UFJF FABRICIO CAMPOS
Cap 7 Revisão Teoremas Booleanos Teoremas de De Morgan Portas Lógicas Flip-Flop Mapa de Karnaugh Simbologias Representação Binária Tabela Verdade Cap 7 Revisão Teoremas Booleanos Teoremas de De Morgan
Shift Registers e Contadores Assíncronos
Shift Registers e Contadores Assíncronos Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 28 de maio de 2015 1 / 19 Registradores Registradores nada mais são que Flip-flops
CAPÍTULO 5 CONTADORES NA FORMA DE CIRCUITO INTEGRADO
1 CAPÍTULO 5 CONTADORES NA FORMA DE CIRCUITO INTEGRADO INTRODUÇÃO Devido a necessidade geral de contadores, já existem muitos contadores de forma de CI's. Na série TTL 74 os mais simples são o 74LS90,
PONTIFÍCIA UNIVERSIDADE CATÓLICA
P U C PONTIFÍCIA UNIVERSIDADE CATÓLICA CURSO DE ENGENHARIA ELÉTRICA E N G E N H A R I A LABORATÓRIO DE SISTEMAS DIGITAIS 2 SD 2 Prof. Dr. Aparecido S. Nicolett Prof. Dr. Sérgio Miranda Paz - Versão: 1.
Introdução aos Trabalhos de Laboratório (Hardware/Software) Grupo:
Trabalho TP Trabalho Prático Introdução aos Trabalhos de Laboratório (Hardware/Software) Turma: Grupo: I Considere um circuito com o seguinte diagrama lógico: A B G C F a) Com o auxílio do software Xilinx
MINISTÉRIO DA EDUCAÇÃO CEFET/SC - Unidade de São José. Curso Técnico em Telecomunicações REGISTRADORES. Marcos Moecke. São José - SC,
MINISTÉRIO DA EDUCAÇÃO - Unidade de São José Curso Técnico em Telecomunicações REGISTRADORES Marcos Moecke São José - SC, 24-2 SUMÁRIO 6. REGISTRADORES... 1 6.1 REGISTRADORES DO TIPO PORTA PARALELA...1
Pré-Laboratório (Para ser entregue no início da aula prática)
UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia de Sistemas e Tecnologia da Informação LABORATÓRIO DE ELETRÔNICA DIGITAL I ELT 29 Atividade de Laboratório 6 Aluno: Aluno: Aluno: Mat.: Mat.: Mat.:
CAPÍTULO 7 CONTADORES
CAPÍTULO 7 CONTADORES Introdução Contadores Assíncronos (Ripple) MOD número Divisão de Frequência Atraso de propagação nos contadores assíncronos Contadores Síncronos Contadores com MODnumber < 2 N Contadores
Capítulo 3 Circuitos lógicos seqüenciais: flip-flops, latches, contadores e registradores
Capítulo 3 Circuitos lógicos seqüenciais: flip-flops, latches, contadores e registradores Introdução Circuitos combinacionais x sequenciais Elemento básico: FLIP-FLOP (FF) Armazena informação (reter estado)
Módulos Combinatórios
Arquitectura de Computadores I Engenharia Informática (11537) Tecnologias e Sistemas de Informação (6616) Módulos Combinatórios Nuno Pombo / Miguel Neto Arquitectura Computadores I 2014/2015 1 Somadores
CIRCUITOS DIGITAIS. Contadores e Registradores. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Contadores e Registradores Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Projeto de Contadores
CENTRO TECNOLÓGICO ESTADUAL PAROBÉ CURSO DE ELETRÔNICA
CENTRO TECNOLÓGICO ESTADUAL PAROBÉ CURSO DE ELETRÔNICA SISTEMAS ANALÓGICOS Prática: 4 Assunto: Amplificador Operacional - Parte IV Objetivos: Montar e testar as configurações de comparadores. Material
PCS 2304 PROJETO LÓGICO DIGITAL 19/05/2006 Gabarito Preliminar 6 a Lista de Exercícios Contadores
PCS 24 PROJETO LÓGICO DIGITAL 9/5/26 Gabarito Preliminar 6 a Lista de Exercícios Contadores ) Contador em anel. A Figura apresenta um contador em anel torcido semelhante aos vistos anteriormente em aula,
Arquitetura de Computadores
Arquitetura de Computadores Aula 11 - Circuitos Sequenciais Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br Copyright 2010, IFPE. Creative Commons BY-SA 3.0 license Latest update: 30 de Mai
CAPÍTULO 2 SISTEMAS DE NUMERAÇÃO E CÓDIGOS
CAPÍTULO 2 SISTEMAS DE NUMERAÇÃO E CÓDIGOS Código BCD; Comparação entre BCD e Binário; Circuitos Digitais para BCD; Código Gray; Código ASCII; Detecção de erros pelo método de Paridade O que é um Código?
PORTA OU EXCLUSIVO (XOR) CIRCUITOS DE COINCIDÊNCIA (XNOR)
PORTA OU EXCLUSIVO (XOR) CIRCUITOS DE COINCIDÊNCIA (XNOR) OBJETIVOS: a) analisar o comportamento de circuitos ou exclusivo e coincidência ; b) analisar os circuitos ou exclusivo e de coincidência como
Eletrônica Digital para Instrumentação
G4 Eletrônica Digital para Instrumentação Prof. Márcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br) Centro Brasileiro de Pesquisas Físicas Ministério da Ciência e Tecnologia
CRONÔMETRO DIGITAL PROJETO
CRONÔMETRO DIGITAL PROJETO OBJETIVOS: a) Verificação do funcionamento dos contadores; b) Aplicabilidade de circuitos contadores; c) Verificação do funcionamento de um cronômetro digital. INTRODUÇÃO TEÓRICA
ESTUDO DO CI COMERCIAL 74LS194 4 BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER
ESTUDO DO CI COMERCIAL 74LS194 4 BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER O CI comercial 74LS194 é conhecido como Shift-Register Universal dada a sua versatilidade no que diz respeito à manipulação dos
7. Funções de Lógica Combinacional. 7. Funções de Lógica Combinacional 1. Somadores Básicos. Objetivos. Objetivos. Circuitos Digitais 03/11/2014
Objetivos 7. Funções de Lógica Combinacional Fazer distinção entre meio-somadores e somadores-completos Usar somadores-completos para implementar somadores binários em paralelo Explicar as diferenças entre
Aula 14. Contadores Assíncronos. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 4 Contadores Assíncronos SEL 044 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Assíncronos X Síncronos l Contadores Assíncronos: O CLK é colocado apenas no primeiro FF (LSB) l Contadores
FACULDADE DE TALENTOS HUMANOS DEPARTAMENTO DE ENGENHARIA MECÂNICA PROCEDIMENTOS EXPERIMENTAIS DE CIRCUITOS LÓGICOS PARA AUTOMAÇÃO E CONTROLE
FACULDADE DE TALENTOS HUMANOS DEPARTAMENTO DE ENGENHARIA MECÂNICA PROCEDIMENTOS EXPERIMENTAIS DE CIRCUITOS LÓGICOS PARA AUTOMAÇÃO E CONTROLE PROF. ENG. ESP. ANTONIO CARLOS LEMOS JÚNIOR acjunior@facthus.edu.br
Universidade Federal do ABC
Universidade Federal do ABC Eletrônica Digital Aula 09: Considerações Gerais e Aplicações de Flip-Flop TOCCI, Sistemas Digitais, Sec. 5.11-5.23 http://sites.google.com/site/eletdigi/ 1 Entradas Assíncronas
Análise de Circuitos Digitais Registradores Prof. Luiz Marcelo Chiesse da Silva REGISTRADORES
REGISTRADORES Os flip-flops podem ser agrupados para formar circuitos isolados com uma aplicação específica e limitada, chamados de subsistemas seqüenciais. untos, os subsistemas formam sistemas maiores,
Sistemas Digitais Ficha Prática Nº 3
Departamento de Conversor BCD de 7 segmentos: CI7447 Contador Binário: CI74161 Sistemas Digitais Ficha Prática Nº 3 Grupo: Turma: Elementos do Grupo: 1. Objectivo do trabalho O objectivo deste trabalho
APOSTILA DE ELETRÔNICA DIGITAL II
MINISTÉRIO DA EDUCAÇÃO INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SÃO PAULO CAMPUS DE PRESIDENTE EPITÁCIO APOSTILA DE ELETRÔNICA DIGITAL II Prof. Andryos da Silva Lemes Esta apostila é destinada
INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA RELÓGIO DIGITAL -MONTAGEM COM CONTADOR COMERCIAL
INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA RELÓGIO DIGITAL -MONTAGEM COM CONTADOR COMERCIAL Relatório técnico apresentado como requisito parcial para obtenção de
CAPÍTULO 2 ELEMENTOS DE LÓGICA SEQUENCIAL
4 CAPÍTULO 2 ELEMENTOS DE LÓGICA SEQUENCIAL Sumário 2.. Introdução... 6 2.2. Flip-Flops... 7 2... Flip-Flop RS Básico... 7 2..2. Flip-Flop RS com Clock... 9 2..3. Flip-Flop JK... 2 2..4. Entradas Assíncronas...
Circuito integrado Temporizador 555. Circuito Integrado Temporizador (Timer) 555
Circuito Integrado Temporizador (Timer) 555 Apesar de não se tratar de um componente digital, faremos agora um estudo do Timer 555. Este circuito Integrado é largamente utilizado como base de marcação
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
CIRCUITOS DIGITAIS. Circuitos Sequenciais e Flip-Flops. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Circuitos Sequenciais e Flip-Flops Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Flip-Flop
Sistemas Digitais Ficha Prática Nº 7
Departamento de Sistemas Digitais Ficha Prática Nº 7 Implementação de um conversor analógico/ digital tipo Flash: com Codificador e com Descodificador Grupo: Turma: Elementos do Grupo: 1. Introdução Os
ELETRÔNICA DIGITAL II. AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR
ELETRÔNICA DIGITAL II AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR 52wz1h@bol.com.br UBERABA MG 2º SEMESTRE 2008 CONTEÚDO PROGRAMADO: 1 Flip-Flop J-K 2 Flip-Flop D 3 Latch D 4 Entradas assíncronas 5 Características
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Eletrônica Digital. Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN
Eletrônica Digital Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN Circuitos Sequenciais vs Combinacionais Os circuitos lógicos combinacionais são aqueles em que suas saídas a qualquer
Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.
Uma das coisa importantes que se pode fazer com portas booleanas é criar memória. Se as portas forem dispostas corretamente, elas vão selembrar do valor de entrada. A memória é baseada num conceito de
Sistemas Digitais (1999/2000)
Sistemas Digitais, recurso - 26/Jul/2000 (Prova B) Página 1/6 Universidade do Porto Faculdade de Engenharia Sistemas Digitais (1999/2000) Recurso - 26/Julho/2000 Duração: 2h 30m, sem consulta. Antes de
INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA. Flip - Flops
INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA Flip - Flops Relatório técnico apresentado como requisito parcial para obtenção de aprovação na disciplina de Sistemas
Circuitos Seqüenciais
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Circuitos Seqüenciais Contadores prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 8 Introdução Contadores são circuitos de natureza
Circuitos Digitais Contadores. Orivaldo Santana Jr. ovsj@cin.ufpe.br
Circuitos Digitais Contadores Orivaldo Santana Jr. ovsj@cin.ufpe.br Roteiro Introdução Contadores Assíncronos Crescentes Contadores Assíncronos Decrescentes Contador Assíncrono Crescente/Decrescente Introdução
APÊNDICE A Resumo Teórico
EPUSP - PS 35/355 - LABOATÓIO DIGITAL APÊNDIE A esumo Teórico E.T.M. e..s./5 (revisão). ONTADOES E EGISTADOES ontadores são circuitos seqüenciais que têm por principal objetivo armazenar o número de eventos
OS CONTADORES DIGITAIS
LIÇÃO 9 OS CONTADORES DIGITAIS 60 Na lição anterior analisamos o princípio de funcionamento de um dos mais importantes blocos da Eletrônica Digital, o flip-flop. Vimos que estes blocos poderiam ter diversos
Relatório de Prática no LABORATORIO
Cod. Disc: TURMA: GRUPO: NOME: Sistemas Digitais Relatório de Prática no LABORATORIO Aula 6 Aula 7 e 8 a parte: Decodificador e Display 2ª etapa Projeto Prático Somador e Subtrator PROF. MSc. MÁRIO OLIVEIRA
Circuitos Digitais. Prof. Esp. Pedro Luís Antonelli Anhanguera Educacional
Circuitos Digitais Prof. Esp. Pedro Luís Antonelli Anhanguera Educacional Plano de Ensino e Aprendizagem ( PEA) OBJETIVOS DA AULA : - Iniciar o estudo dos Circuitos Sequenciais; - Conhecer os Circuitos
Circuito Decodificador BCD para Display de Sete Segmentos
Prática 5 Linguagem VHDL Prof. Cesar da Costa Circuito Decodificador BCD para Display de Sete Segmentos Um dos métodos mais simples para apresentação de dígitos alfanuméricos, em circuitos digitais, é
Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br
![Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br](/thumbs/69/60959633.jpg "Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br")
Eletrônica Digital Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Contadores Síncronos Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Contadores Síncronos Todos FFs recebem o clock simultaneamente
Eletrônica e Circuitos Digitais Aula 14 Contadores e Registradores. Daniel S Batista
Eletrônica e Circuitos Digitais Aula 14 Contadores e Registradores Daniel S Batista Daniel.Strufaldi@gmail.com Organização Contadores assíncronos Contadores de módulo < 2 N. Circuitos integrados de contadores
Faculdades Integradas de Caratinga PROGRAMA DE DISCIPLINA ANO: 2012 SEMESTRE: 1º
Faculdades Integradas de Caratinga PROGRAMA DE DISCIPLINA ANO: 2012 SEMESTRE: 1º I IDENTIFICAÇÃO Instituição: Faculdades Integradas de Caratinga Curso: Ciência da Computação Disciplina: Sistemas Lógicos
SISTEMAS DIGITAIS. 2- Considere a seguinte tabela de verdades: 1/10 1ª chamada /
SISTEMAS DIGITAIS Licenciatura em Engenharia Eletrotécnica Licenciatura em Engenharia Informática Exame (1ª Chamada) 24 de janeiro de 2019 Apenas é permitido ter em cima da mesa de exame os enunciados
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
SISTEMAS DIGITAIS CONTADORES E REGISTRADORES. Professor Carlos Muniz
Registradores de deslocamento O flip-flop pode armazenar durante o período em que sua entrada clock for igual a 0, um bit apenas (saída Q). Porém, se necessitarmos guardar uma informação de mais de um
Aluno(a): Matrícula:
Universidade Federal de Juiz de Fora (UFJF) Faculdade de Engenharia Prof.: Fabrício P. V. Campos 24/abril/212 Disciplina: Eletrônica Digital 1 o TVC luno(a): Matrícula: 1 a Questão: Considerando o projeto
ELETRÔNICA DIGITAL. Parte 6 Display, Decodificadores e Codificadores. Prof.: Michael. 1 Prof. Michael
ELETRÔNICA DIGITAL Parte 6 Display, Decodificadores e Codificadores Prof.: Michael LED Diodo emissor de luz (LED) Para nós será utilizado para dar uma indicação luminosa do nível lógico de sinal; Ligado
Flip-Flops, Registros e Contadores
Flip-Flops, Registros e Contadores 1 D latch 2 Operação do D-latch se C=1 a saída acompanha a entrada se C=0 a saída mantém estado anterior não pode ser usado em circuitos síncronos: leitura e escrita
Registradores de Deslocamentos.
Registradores de Deslocamentos. 1. Introdução: Implementação de um registrador de deslocamento, conversão paralelo-série e série-paralelo, geração de atrasos, contador e implementação de um registrador
Um flip-flop S-R Sincrono depende da habilitação de suas entradas por um sinal de clock para que essas possam alterar o estado do mesmo.
6.0 Flip-flop São células básicas de uma memória, ou seja, são capazes de memorizar um bit. Um conjunto de flip-flops é capaz de armazenar vários bits, ou seja, uma informação que pode representar o estado
Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof.
III. Representações das portas lógicas (recordação): Figura 1: Símbolos padronizados e alternativos para várias portas lógicas e para o inversor 2
CIRCUITOS LÓGICOS COMBINACIONAIS I. Objetivos: Realizar os passos necessários para obter uma expressão do tipo soma-de-produtos com o objetivo de projetar um circuito lógico na sua forma mais simples.
Contador. A ideia básica de um contador. Os flip-flops podem ser conectados juntos para realizar
A função de contagem é importante em sistemas digitais. Existem muitos tipos de contadores digitais, mas a finalidade básica deles é contar eventos representados por transições de níveis ou pulsos. Para
Eletrônica Digital para Instrumentação. Herman Lima Jr.
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos
Departamento de Engenharia Elétrica SEL 384 Laboratório de Sistemas Digitais I PRÁTICA Nº5B
Departamento de Engenharia Elétrica SEL 384 Laboratório de Sistemas Digitais I PRÁTICA Nº5B CIRCUITOS SEQUENCIAIS Contadores síncronos e gerador de PWM 1. Introdução Nesta prática iremos compreender o
CIRCUITO INTEGRADO 555
CIRCUITO INTEGRADO 555 1-INTRODUÇÃO O circuito integrado 555 foi lançado no mercado por volta de 1973 e de lá para cá seu campo de aplicação foi expandido de maneira assustadora. Normalmente o CI 555 se
Disciplina de Laboratório de Elementos de Lógica Digital I SSC-0111
USP - ICMC - SSC SSC 0111 (Lab ELD I) - 2o. Semestre 2011 Disciplina de Laboratório de Elementos de Lógica Digital I SSC-0111 1 Agosto 2011 Prof. Fernando Osório Email: fosorio [at] { icmc. usp. br, gmail.
CAPÍTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS
50 Sumário CAPÍTULO 4 CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS 4.1. Introdução... 52 4.2. Contadores Assíncronos Crescentes... 52 4.3. Contadores Assíncronos Decrescentes... 56 4.4. Contador Assíncrono
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES Lucas Ricken Garcia Universidade Tecnológica Federal do Paraná UTFPR Campus Campo Mourão CM Coordenação de Engenharia Eletrônica
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops Prof. Antonio Heronaldo de Sousa Agenda - Circuitos Sequenciais - Conceitos - Conceito e circuitos de Latch RS - Aplicações do
CAPÍTULO 11 CONVERSOR BCD/7 SEGMENTOS
INSTALAÇÕES ELÉTICAS - CICUITOS DIGITAIS - Prof. Nelson M. Kanashiro CAPÍTULO 11 CONVESO 1. INTODUÇÃO. A sigla BCD (Binary-Coded Decimal) significa decimal codificado em binário, que corresponde à saída
CURSO DE ELETRÔNICA DIGITAL OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS
LIÇÃO 7 OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS Na lição anterior aprendemos como funcionam os principais tipos de flip-flops, verificando que, dependendo dos recursos que cada um possua,
Circuitos Sequenciais
Circuitos Sequenciais Flip-Flop RS Circuitos sequenciais tem suas saídas dependentes dos sinais de entrada, ou estados anteriores que permanecem armazenados O Flip-Flop: Dispositivo que possui dois estados
FIGURA 5-1 Diagrama geral de um sistema digital. Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer Capítulo 5 Prentice Hall
FIGURA 5-1 Diagrama geral de um sistema digital. FIGURA 5-2 Símbolo geral para um flip-flop e definição dos seus dois estados de saída possiveis. FIGURA 5-3 Um latch com portas NDA tem dois estados de
ELD - Eletrônica Digital Aula 7 Circuitos Sequenciais Contadores. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 7 Circuitos Sequenciais Contadores Prof. Antonio Heronaldo de Sousa Agenda - Contadores - Conceitos - Contadores Assíncronos - Máquina de Estados Finitos - Contadores Assíncronos
Microcontroladores e Microprocessadores. Conversão de Bases Prof. Samuel Cavalcante
Microcontroladores e Microprocessadores Conversão de Bases Prof. Samuel Cavalcante Conteúdo Conversão de Qualquer base para Decimal Decimal para Binário Hexadecimal para binário Componentes básicos de
CIRCUITOS DIGITAIS. Contadores. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau. Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Contadores Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Contadores assíncronos. Contadores
CONTADORES DIGITAIS (Unidade 6)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
CIRCUITOS SEQUENCIAIS. Adão de Melo Neto
CIRCUITOS SEQUENCIAIS Adão de Melo Neto 1 EMENTA DEFINIÇÃO FLIP-FLOP SR FLIP-FLOP SR COM ENTRADA DE CLOCK FLIP-FLOP D COMPARAÇÃO DOS FLIP-FLOPS FLIP-FLOP X LATCH FLIP FLOP JK FLIP-FLOP D A PARTIR DO JK
Normalmente o registrador de deslocamento é constituído de um conjunto de FFs (Flip-Flops) destinados a armazenar dados binários.
O registrador de deslocamento (do inglês Shift-Register) é um dispositivo largamente usado em sistemas digitais, desde uma simples calculadora de bolso, teclados para introdução de códigos até teclados
Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br
![Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br](/thumbs/65/54229837.jpg "Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br")
Eletrônica Digital Prof. Gilson Yukio ato sato[at]utfpr[dot]edu[dot]br egistradores Prof. Gilson Yukio ato sato[at]utfpr[dot]edu[dot]br egistradores O termo registrador geralmente se refere a um conjunto
CONCURSO PÚBLICO PARA PROFESSOR DE ENSINO MÉDIO E TÉCNICO, Nº 065/11/ PROCESSO Nº 5191/2017.
ETEC DE ILHA SOLTEIRA - ILHA SOLTEIRA CONCURSO PÚBLICO PARA PROFESSOR DE ENSINO MÉDIO E TÉCNICO, Nº 065/11/2017 - PROCESSO Nº 5191/2017. AUTORIZAÇÃO GOVERNAMENTAL CONTIDA NO ARTIGO 11 DA LEI COMPLEMENTAR
Célula básica de memória - Notas de aula abril/2012
22 - Célula básica de memória - Notas de aula abril/22 Célula básica de Memória A Unidade Central de Processamento (CPU) é o componente fundamental dos sistemas computadorizados. Um de seus dispositivos
Capítulo 5 - Flip-Flops e Dispositivos Correlatos
Capítulo 5 - Flip-Flops e Dispositivos Correlatos Introdução: Os circuitos considerados até o momento eram todos circuitos combinacionais, onde a saída é determinada pelos valores presentes nas entradas,
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL Lógica Sequencial Na lógica seqüencial, os sinais de saída são resultados não
Eletrônica Digital II. Flip-Flop s. Prof. Msc. Getúlio Teruo Tateoki 1
Eletrônica Digital II Flip-Flop s Prof. Msc. Getúlio Teruo Tateoki 1 Diagrama geral de um sistema digital Prof. Msc. Getúlio Teruo Tateoki 2 Símbolo geral para um flip-flop e seus dois estados de saída
2. FLIP FLOP tipo D síncrono borda de descida e com entradas assíncronas preset e clear. PRE Q n F/F CLR
AULA 04 Entradas Assíncronas, preset e clear, borda de subida e descida, set-up e hold, associação de F/Flop tipo T, contador assíncrono crescente e decrescente. Livro Texto pág. 149 a 152 1. Entradas
SSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
ELETRÔNICA DIGITAL II. AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR
ELETRÔNICA DIGITAL II AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR 52wz1h@bol.com.br 2º SEMESTRE 2008 CONTEÚDO PROGRAMADO: 1 Contadores síncronos crescentes 2 Contadores síncronos decrescentes 3 Contadores
ELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 2 Emprego de elementos de memória: Contadores síncronos de Paula Rodrigues Contadores síncronos Contexto Flip-flops disparados
1 AULA 01 FLIP-FLOPS CURSO DE ENGENHARIA ELÉTRICA DISCIPLINA: CIRCUITOS DIGITAIS II PROFESSOR: VLADEMIR DE J. S. OLIVEIRA
CURSO DE ENGENHARIA ELÉTRICA DISCIPLINA: CIRCUITOS DIGITAIS II PROFESSOR: VLADEMIR DE J. S. OLIVEIRA 1 AULA 01 FLIP-FLOPS 1.1 ORIENTAÇÕES PARA OS GRUPOS: Usar roupas adequadas: Calça jeans, sapato fechado,
Circuitos Sequenciais
Circuitos Sequenciais Tópicos: Contadores Memórias Circuitos Sequenciais Teoremas DeMorgan Mapas de Karnaugh Multiplexadores Flip Flops Flip Flop Os flip flops são unidades básicas de memória. Cada circuito
Circuitos Combinacionais
Circuitos Combinacionais Circuito combinacional: Possui portas lógicas conectadas para produzir valor dos sinais de saída Não possui armazenamento de valores no circuito Valor dos sinais de saída depende
P U C E N G E N H A R I A PONTIFÍCIA UNIVERSIDADE CATÓLICA LABORATÓRIO DE SISTEMAS DIGITAIS. Prof. Dr. João Antonio Martino
P U C PONTIFÍCIA UNIVERSIDADE CATÓLICA E N G E N H A R I A LABORATÓRIO DE SISTEMAS DIGITAIS Prof. Dr. João Antonio Martino Prof. Dr. Aparecido S. Nicolett - V. 2006 PUC - SISTEMAS DIGITAIS - SD - 2006
Circuitos Seqüenciais Latches e Flip-Flops
UNIVASF Eletrônica Digital I Circuitos Seqüenciais Latches e Flip-Flops Material do professor Rodrigo Ramos (UNIVASF) Circuitos Seqüenciais Circuitos Digitais Combinatório: As saídas, em qualquer instante,
Exemplo 2 de Projeto de Circuito Síncrono. Contador de Uns
P234 ONTAOR E UN Rev.2 Exemplo 2 de Projeto de ircuito íncrono ontador de Uns (Resumo elaborado por Edith Ranzini, a partir do exemplo extraído do livro GAJKI, ANIEL. Principles of igital esign - 997 com
CIRCUITOS SEQUENCIAIS (Unidade 5)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
CAPÍTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES
49 CAPÍTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES Sumário 3.1. Introdução... 51 3.2. Transferência Serial de Dados: Registradores de Deslocamento (Reg. ESSS)... 52 3.2.1. Transferência Dados Registrador...
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de