Introdução aos Trabalhos de Laboratório (Hardware/Software) Grupo:

Transcrição

1 Trabalho TP Trabalho Prático Introdução aos Trabalhos de Laboratório (Hardware/Software) Turma: Grupo: I Considere um circuito com o seguinte diagrama lógico: A B G C F a) Com o auxílio do software Xilinx complete o seguinte diagrama temporal, considerando desprezáveis os tempos de propagação: A B C G F b) A partir do diagrama temporal, complete a seguinte Tabela de Verdade da função F. Entradas Saída A B C F Universidade dos Açores Departamento de Matemática

2 Trabalho TP c) Identifique os três circuitos integrados necessários para montar o circuito e, com base nos seus catálogos, complete a seguinte informação: Porta Lógica NOT: circuito integrado: 4LS Esquema Interno: Tabela de Verdade: Alimentação: V CC pino GND pino Entrada A 0 Saída Y Valores de tensão limite: (amr - absolute maximum rating) V CC amr = V V input amr = V Valores de tensão Valores de tensão Tempos de atraso máximos: recomendados: característicos: V CC nom = V t PLH = ns V IH min = V V OH min = V t PHL = ns V IL max = V V OL max = 0,4 V Porta Lógica OR: circuito integrado: 4LS Esquema Interno: Tabela de Verdade: Alimentação: V CC pino GND pino Valores de tensão limite: (amr - absolute maximum rating) Entradas Saída A B Y V CC amr = V V input amr = V Valores de tensão Valores de tensão Tempos de atraso máximos: recomendados: característicos: V CC nom = V t PLH = ns V IH min = V V OH min = V t PHL = ns V IL max = V V OL max = 0,4 V Universidade dos Açores Departamento de Matemática 2

3 Trabalho TP Porta Lógica AND: circuito integrado: 4LS Esquema Interno: Tabela de Verdade: Alimentação: V CC pino GND pino Valores de tensão limite: (amr - absolute maximum rating) Entradas Saída A B Y V CC amr = V V input amr = V Valores de tensão Valores de tensão Tempos de atraso máximos: recomendados: característicos: V CC nom = V t PLH = ns V IH min = V V OH min = V t PHL = ns V IL max = V V OL max = 0,4 V Universidade dos Açores Departamento de Matemática 3

4 Trabalho TP d) Considere os seguintes valores lógicos nas entradas e na saída: A B C F Calcule o tempo máximo necessário para que a saída F apresente o valor lógico após a mudança do valor lógico da entrada A de para 0. (na figura são apresentadas as alterações provocadas nos valores das saídas das portas lógicas) e) Calcule o tempo máximo de propagação do circuito. f) Crie um esquema do circuito, completando o respectivo diagrama lógico. Para o efeito, identifique para cada porta lógica o circuito integrado usado e o número dos pinos de entrada e saída utilizados. A B C F Universidade dos Açores Departamento de Matemática 4

5 Trabalho TP g) Desenhe na página 6 o circuito que irá montar na placa de montagem e todas as suas ligações a componentes do Módulo de Teste (ligações à fonte de alimentação, a interruptores e a LEDs). h) Monte o circuito que desenhou na placa de montagem. Ligue as entradas do circuito aos interruptores existentes no Módulo de Teste e a saída a um indicador lógico (LED). Verifique o seu funcionamento, confrontando os resultados obtidos com a Tabela de Verdade da alínea b. i) Aplique a todas as entradas o valor lógico 0. Com o auxílio da ponta de prova lógica, verifique os valores das saídas das portas lógicas e preencha o seguinte diagrama: A 0 LED aceso: valor lógico: LED aceso: valor lógico: B 0 G LED aceso: valor lógico: C 0 F j) Complete a seguinte Tabela de Verdade. Para o efeito, faça variar os valores das entradas A e B do circuito e anote os valores obtidos, com o auxílio da ponta de prova lógica, na saída do CI 4LS32. Entradas Saída A B G k) Aplique a todas as entradas o valor lógico. Com os dados obtidos na alínea c e com o auxílio do voltímetro do Módulo de Teste (na escala de 20V), preencha o diagrama da página. Universidade dos Açores Departamento de Matemática 5

6 V V 2 V V 2 A B C D E F G H I J K L A B C D E F G H I J K L A B C D E F G H I J K L A B C D E F G H I J K L V 3 V 4 V 3 V a b c d e f a b c d e f a b c d e f a b c d e f 6

7 A V IH max = 5 V V I medido = V V IH min = V V OL max = V O medido = V OL min = 0 V V 0 V V IL max = V V I medido = V V IL min = 0 V V OH max = V O medido = V OH min = 5 V V V B C V IH max = 5 V V I medido = V V IH min = V V IH max = 5 V V I medido = V V IH min = V V IH max = 5 V V I medido = V V IH min = V V OH max = 5 V V O medido = V V OH min = V F

8 Trabalho TP2 Trabalho Prático 2 Funções Booleanas / Circuitos Combinacionais SSI Turma: Grupo: I Uma casa dispõe de um alarme que efectua a cobertura de quatro salas, cada uma possuindo um detector de movimento D, D2, D3 e D4. Quando se verificam movimentos nas salas, os respectivos detectores mudam o seu valor de 0 para. A função alarme deverá assumir o valor sempre se verifique movimento em: dois quartos próximos, isto é, com números consecutivos (D4 e D também); três ou mais quartos. a) Complete a seguinte Tabela de Verdade da função alarme: Entradas Saída D D 2 D 3 D 4 F Universidade dos Açores Departamento de Matemática

9 Trabalho TP2 b) Obtenha expressões booleanas para a função alarme: i) Determine a função F sob a forma de soma de produtos (expressa em minitermos) ii) Determine a função F sob a forma de produto de somas (expressa em maxitermos) c) Partindo da Tabela de Verdade, obtenha uma expressão simplificada da função na forma de soma de produtos, aplicando Mapas de Karnaugh. d) Partindo da Tabela de Verdade, obtenha uma expressão simplificada da função na forma de produto de somas, aplicando Mapas de Karnaugh. Universidade dos Açores Departamento de Matemática 2

10 Trabalho TP2 e) Comprove a igualdade das expressões obtidas nas alíneas c e d através da Álgebra de Boole (obtenha a expressão da alínea d a partir da da alínea c). Indique quais os teoremas (postulados, propriedades e leis) aplicados. f) Desenhe o diagrama lógico correspondente à expressão obtida na alínea d, utilizando apenas portas AND e OR de duas entradas. Identifique a saída como F. g) Desenhe um novo diagrama lógico correspondente à expressão obtida na alínea d, utilizando apenas portas NOR de duas entradas e portas NOT. Identifique a saída como F2. i) Obtenha a nova expressão. ii) Desenhe o novo diagrama lógico. iii) Crie um esquema do circuito, completando o respectivo diagrama lógico. Universidade dos Açores Departamento de Matemática 3

11 Trabalho TP2 h) Desenhe um novo diagrama lógico correspondente à expressão obtida na alínea d, utilizando apenas portas NAND de duas entradas e portas NOT. Identifique a saída como F3. i) Obtenha a nova expressão. ii) Desenhe o novo diagrama lógico. i) Crie esquemas dos circuitos, completando os diagramas lógicos das alíneas f e h-ii. Para o efeito, identifique para cada porta lógica o circuito integrado usado e o número dos pinos de entrada e saída utilizados. j) Indique as referências e as quantidades de circuitos integrados necessários para montar os circuitos das alíneas f, g-ii e h-ii. i) circuito da alínea f ii) circuito da alínea g-ii iii) circuito da alínea h-ii Universidade dos Açores Departamento de Matemática 4

12 Trabalho TP2 k) Calcule os tempos máximos de propagação dos circuitos das alíneas f, g-ii e h-ii. Identifique uma circunstância em que se possa verificar esse tempo na actualização do estado da saída após a alteração do estado de uma das entradas. Para o efeito, indique os estados inicial e final das entradas e saídas dos circuitos, e as transições de estado verificadas nas saídas das portas lógicas. i) circuito da alínea f estados inicial e final das entradas e saída : transições de estado verificadas nas saídas das portas lógicas : tempo máximo de propagação do circuito : ii) circuito da alínea g-ii estados inicial e final das entradas e saída : transições de estado verificadas nas saídas das portas lógicas : tempo máximo de propagação do circuito : iii) circuito da alínea h-ii estados inicial e final das entradas e saída : transições de estado verificadas nas saídas das portas lógicas : tempo máximo de propagação do circuito : Universidade dos Açores Departamento de Matemática 5

13 Trabalho TP2 l) Com o auxílio do software Xilinx complete o seguinte diagrama temporal, considerando desprezáveis os tempos de propagação. Confronte os resultados obtidos com a tabela de verdade da alínea a. D D2 D3 D4 F F2 F3 m) Desenhe na página, com base no diagrama lógico obtido na alínea g-ii, o circuito que irá montar na placa de montagem, identificando as entradas e saídas. Escreva no interior dos circuitos integrados a sua referência (4LSxx) e desenhe a marca que indica a numeração dos pinos. n) Monte o circuito que desenhou na placa de montagem. Ligue as entradas do circuito aos interruptores existentes no Módulo de Teste e a saída a um indicador lógico (LED). Verifique o seu funcionamento, confrontando os resultados obtidos com a tabela de verdade da alínea a. Universidade dos Açores Departamento de Matemática 6

14 V V 2 V V 2 A B C D E F G H I J K L A B C D E F G H I J K L A B C D E F G H I J K L A B C D E F G H I J K L V 3 V 4 V 3 V a b c d e f a b c d e f a b c d e f a b c d e f

15 Trabalho TP3 Trabalho Prático 3 Circuitos Combinacionais MSI Turma: Grupo: I Considere um somador completo: A i B i C i+ SC C i a) Complete a Tabela de Verdade: Σ i C i A i B i Σ i C i b) Obtenha, com o auxílio dos Mapas de Karnaugh, as expressões das saídas Σ i e C i+. A i B i C i A i B i C i Σ i = C i+ = Universidade dos Açores Departamento de Matemática

16 Trabalho TP3 c) Desenhe o diagrama lógico do circuito. d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e saídas e descreva a sua função. A4 B4 A3 B3 A2 B2 A B C4 SC SC SC SC C0 Σ4 Σ3 Σ2 Σ e) Através da Tabela Funcional do catálogo do Circuito Integrado 4LS283 obtenha os resultados das somas de por 9 e de 6 por 5: A = 0 = 0 2 ( A4=; A3=0; A2=; A= ) B = 9 0 = 00 2 ( B4=; B3=0; B2=0; B= ) C0 = 0 C0 A B A2 B2 Σ Σ2 C2 A3 B3 A4 B4 Σ3 Σ4 C4 C0 A4 A3 A2 A B4 B3 B2 B C4 Σ4 Σ3 Σ2 Σ A = 6 0 = 2 ( A4= ; A3= ; A2= ; A= ) B = 5 0 = 2 ( B4= ; B3= ; B2= ; B= ) C0 = 0 C0 A B A2 B2 Σ Σ2 C2 A3 B3 A4 B4 Σ3 Σ4 C4 C0 A4 A3 A2 A B4 B3 B2 B C4 Σ4 Σ3 Σ2 Σ Universidade dos Açores Departamento de Matemática 2

17 Trabalho TP3 II Considere um comparador de 2 bits: A B A0 B0 A = B A>B = 0 ; A B A>B = ; AB = 0 ; AB AB AB e A<B. B B0 A A B B0 A A A>B = A<B = Universidade dos Açores Departamento de Matemática 3

18 Trabalho TP3 c) Desenhe o diagrama lógico do circuito. d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e saídas e descreva a sua função. A3 B3 A2 B2 A B A0 B0 A>B out AB in A<B in e) Através da Tabela Funcional do catálogo do Circuito Integrado 4LS85 obtenha o resultado da comparação entre e 0: A = 0 = 0 2 ( A3=; A2=0; A=; A0= ) B = 0 0 = 00 2 ( B3=; B2=0; B=; B0=0 ) ENTRADAS DE COMPARAÇÂO SAÍDAS A3, B3 A2, B2 A, B A0, B0 A>B AB AB A<B A=B Universidade dos Açores Departamento de Matemática 4

19 Trabalho TP3 III Considere um circuito selector de dados (multiplexer): A B A/B = 0 Y = A A/B = Y = B A/B SD Y a) Complete a Tabela de Verdade: A/B A B Y b) Obtenha, com o auxílio do Mapa de Karnaugh, a expressão da saída Y. A B A/B Y = c) Desenhe o diagrama lógico do circuito. Universidade dos Açores Departamento de Matemática 5

20 Trabalho TP3 d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e saídas e descreva a sua função. 4A 4B 3A 3B 2A 2B A B SD SD SD SD A/B 4Y 3Y 2Y Y e) Através da Tabela Funcional do catálogo do Circuito Integrado 4LS5 complete a seguinte Tabela de Verdade: ENTRADAS SAÍDA STROBE G SELECT A/B A B Y Universidade dos Açores Departamento de Matemática 6

21 Trabalho TP3 IV Considere um circuito que recebe dois números X e Y de 4 bits. Se X for maior que Y, o circuito devolve a diferença entre X e Y, mas se não for, devolve a sua soma. a) Projecte o circuito com um CI 4LS85 (comparador), um CI 4LS5 (selector), um CI 4LS283 (somador completo), um CI 4LS08 (portas lógicas AND) e um CI 4LS04 (portas lógicas NOT), e complete o esquema da página 9: - introduza as portas lógicas AND e NOT necessárias; - desenhe as ligações entre entradas, CI s, portas lógicas e saídas; - desenhe eventuais ligações entre CI s e Vcc/GND. - identifique as referências de todos os CI s; - identifique o número dos pinos dos CI s; b) Desenhe na página 0 um esquema para a montagem do circuito na placa de ensaio. Identifique as ligações à fonte de alimentação e todas as entradas e saídas do circuito. c) Monte o circuito que desenhou na placa de ensaios. Ligue as entradas do circuito aos comutadores de duas posições existentes no Módulo de Teste e as saídas aos indicadores lógicos (LEDs). Com os resultados obtidos complete a seguinte tabela: ENTRADAS SAÍDAS 4LS85 SAÍDAS X3 X2 X X0 Y3 Y2 Y Y0 AB F4 F3 F2 F F d) Converta os valores da tabela da alínea c para decimal e complete a tabela abaixo apresentada. Analise os resultados obtidos. OPERAÇÕES REALIZADAS PELO CIRCUITO PROJECTADO X ± Y = F = = = = = = = = Universidade dos Açores Departamento de Matemática

22 Trabalho TP3 e) Projecte o circuito com um CI 4LS85 (comparador), um CI 4LS283 (somador completo) e um CI 4LS86 (portas lógicas XOR), e complete o esquema da página : - introduza as portas lógicas XOR necessárias; - desenhe as ligações entre entradas, CI s, portas lógicas e saídas; - desenhe eventuais ligações entre CI s e Vcc/GND. f) Simule o funcionamento do circuito projectado na alínea e no ambiente de projecto Xilinx, e complete o quadro abaixo apresentado. Para o efeito utilize um comparador COMPM4, um somador completo ADD4, e portas XOR2. i) Desenhe o diagrama temporal obtido: X0 X X2 X3 Y0 Y Y2 Y3 GT F0 F F2 F3 F4 ii) Complete as tabelas através das formas de onda obtidas para as saídas: ENTRADAS SAÍDA COMPM4 SAÍDAS OPERAÇÕES REALIZADAS X3 X2 X X0 Y3 Y2 Y Y0 GT F4 F3 F2 F F0 X ± Y = F = = 0 0 = = 0 0 = = = = Universidade dos Açores Departamento de Matemática 8

23 X3 X2 X X0 Y3 Y2 Y Y0 F0 F F2 F3 F4 9

25 X3 X2 X X0 Y3 Y2 Y Y0 F0 F F2 F3 F4

26 Trabalho TP4 Trabalho Prático 4 Circuitos Sequenciais (Latches e Flip-flops) Turma: Grupo: I Latches - Considere o Latch SR ( set-reset ) R Q S Q a) Com base na Tabela Característica do latch SR, complete o diagrama temporal abaixo apresentado assinalando os resultados que não pode prever teoricamente (considere desprezáveis os tempos de propagação). ENTRADAS SAÍDA S R Q n+ 0 0 Q n indefinido S R Q Q' b) Responda, justificando, às seguintes questões: i) Por observação do diagrama lógico é possível afirmar que este circuito não é combinatório? Universidade dos Açores Departamento de Matemática

27 Trabalho TP4 ii) Em que situação não se pode prever o estado seguinte? c) Monte no Módulo de Teste este latch de acordo com o esquema abaixo apresentado. Ligue as entradas S e R a comutadores de duas posições e as saídas a indicadores lógicos (LED). Complete, através da realização de testes, a Tabela de Verdade. Q Q 02 S R ENTRADAS SAÍDAS Q n S R Q n+ Q n d) Por que razão este circuito, para o seu funcionamento, tem de memorizar informação? Justifique a sua resposta. Universidade dos Açores Departamento de Matemática 2

28 Trabalho TP4 2- Considere o Latch SR com controlo de input R Q CLK S Q a) Obtenha, no Módulo de Teste, a montagem deste latch, completando o circuito da alínea -a com o Circuito Integrado 4LS08 e com as novas ligações apresentadas no esquema abaixo. Ligue as entradas CLK, S e R a comutadores de duas posições e as saídas a indicadores lógicos (LED). Complete, através da realização de testes, a Tabela de Verdade. Q Q CLK S R ENTRADAS SAÍDA CLK Q n S R Q n Universidade dos Açores Departamento de Matemática 3

29 Trabalho TP4 b) Complete a Tabela Característica (com 0,, Q n, Q n ) de acordo com a Tabela de Verdade obtida na alínea anterior. ENTRADAS SAÍDA CLK S R Q n indefinido c) Faça variar os sinais de entrada do circuito que montou de acordo com o seguinte diagrama temporal e, através dos resultados obtidos nas saídas, complete o diagrama (considere desprezáveis os tempos de propagação). Tome particular atenção aos valores iniciais. CLK S R Q Q' d) Responda, justificando, às seguintes questões: i) Porque razão o funcionamento deste latch passou a ser síncrono? ii) O latch é activado por nível lógico, flanco ascendente ou flanco descendente? iii) Se as alterações nos valores das entradas ocorrerem apenas quando CLK possui o valor 0, o latch actua no flanco ascendente ou descendente? Universidade dos Açores Departamento de Matemática 4

30 Trabalho TP4 II Flip-flops JK, D e T - Pretende-se, com base em circuitos integrados 4LS2A, estudar o funcionamento dos flip-flops JK, D e T. Para o efeito, os flip-flops D e T serão implementados a partir de flip-flops JK de acordo com os seguintes esquemas de ligação: J K D T a) Complete o esquema abaixo apresentado de modo a obter, através de dois CI s 4LS2A, os flip-flops JK, D e T. Para o efeito, identifique as entradas (com CLK, CLR, PRE, J, K, D, T) e as saídas (com Q JK, Q JK, Q D, Q D, Q T, Q T ) nos campos, identifique os circuitos integrados utilizados e indique os números dos pinos. Universidade dos Açores Departamento de Matemática 5

31 Trabalho TP4 b) Com base na Tabela Funcional do catálogo do Circuito Integrado 4LS2A: i) Complete a seguinte Tabela. ENTRADAS SAÍDAS PRE CLR Q n+ Q n X X ii) Descreva a função das entradas PRE (preset ou set) e CLR (clear ou reset). c) Desenhe na página 0 um esquema para a montagem do circuito na placa de montagem, identificando todas as suas ligações a componentes do Módulo de Teste (ligações à fonte de alimentação, a interruptores e a LEDs). d) Monte o circuito que desenhou na placa de montagem. Ligue as entradas CLR, PRE, J, K, D e T a comutadores de duas posições, a entrada CLK ao contacto de um botão de pressão que esteja normalmente a 0, e todas as saídas a indicadores lógicos (LEDs). Complete, através da realização de testes, as Tabelas de Verdade. ENTRADAS SAÍDA ENTRADAS SAÍDA CLK Q n J K Q n CLK Q n D Q n ENTRADAS SAÍDA CLK Q n T Q n e) Complete as Tabelas Características (com 0,, Q n, Q n ) de acordo com as Tabelas de Verdade obtidas na alínea anterior. ENTRADAS SAÍDA ENTRADA SAÍDA ENTRADA SAÍDA J K Q n D Q n+ 0 T Q n+ 0 Universidade dos Açores Departamento de Matemática 6

32 Trabalho TP4 f) Responda, justificando, às seguintes questões: i) Com base na Tabela de Verdade do flip-flop JK, indique qual o valor que obtém na saída Q quando, com J=K, ocorre um flanco descendente de um impulso de relógio? ii) Com base na Tabela de Verdade do flip-flop D, indique a função realizada por este flip-flop. iii) Com base na Tabela de Verdade do flip-flop T, indique a razão pela qual este dispositivo tem o nome T de toggle (comutação). iv) Indique os valores que atribuiu às entradas PRE e CLR no início e durante os testes do circuito. Justifique as suas opções. v) A actuação das entradas PRE e CLR depende do sinal de CLK? vi) Em que flanco dos impulsos de relógio ocorrem as actualizações dos valores das saídas? Universidade dos Açores Departamento de Matemática

33 Trabalho TP4 III Flip-flops Master-Slave e Edge-Triggered - Considere o seguinte flip-flop JK master-slave : J K Q Q CLK a) Complete a seguinte Tabela Funcional do circuito (com 0,, Q n, Q n ) através da Tabela Funcional do catálogo do Circuito Integrado 42, considerando PRE e CLR a : ENTRADAS SAÍDAS CLK J K Q n+ Q n+ 0 X X Q n Q n b) Por análise do Diagrama Lógico e da Tabela Funcional, identifique as características específicas deste circuito e procure justificar a designação master-slave (mestre-escravo). c) Complete o seguinte diagrama temporal com base na Tabela Funcional: CLK J K Q Q' Universidade dos Açores Departamento de Matemática 8

34 Trabalho TP4 2- Considere o seguinte flip-flop JK edge-triggered : J K CLK Q Q CLK Q Q flip-flop JK edge-triggered obtido a partir de um flip-flop D edge-triggered D flip-flop D edge-triggered (composto por três latch: set, reset e output) a) Complete a seguinte Tabela Funcional do circuito (com 0,, Q n, Q n ) através da Tabela Funcional do catálogo do Circuito Integrado 4LS2A, considerando PRE e CLR a : ENTRADAS SAÍDAS CLK J K Q n+ Q n+ 0 X X Q n Q n X X b) Por análise da Tabela Funcional, identifique as características específicas deste circuito e procure justificar a designação edge-triggered (disparo no flanco). c) Complete o seguinte diagrama temporal com base na Tabela Funcional: CLK J K Q Q' Universidade dos Açores Departamento de Matemática 9

36 Trabalho TP5 Trabalho Prático 5 Circuitos Sequenciais (Contadores e Registos) Turma: Grupo: I Contadores - Projecte um circuito contador binário com módulo 9, ou seja, que repita a contagem de a Para o efeito utilize um Circuito Integrado 4LS63A (contador síncrono binário de 4 bits com clear e load paralelo) e as portas lógicas necessárias. a) Complete a seguinte tabela de transição de estados tendo em consideração a função CLR do CI 4LS63A: - quando CLR toma o valor, o CI 4LS63A realiza a contagem; - quando CLR toma o valor 0, o CI 4LS63A coloca as saídas Q D, Q C, Q B e Q A com o valor lógico 0 ; ESTADO ACTUAL ENTRADA ESTADO SEGUINTE QD n QC n QB n QA n CLR QD n+ QC n+ QB n+ QA n b) Obtenha a expressão booleana simplificada para a entrada CLR : Q B Q A Q D Q C CLR = 0 Universidade dos Açores Departamento de Matemática

37 Trabalho TP5 c) Com base na expressão obtida na alínea b, introduza no esquema a ligação à entrada CLR, de modo a obter o circuito contador pretendido. Identifique os CI s e indique os números dos respectivos pinos. Vcc CLK A B C D d) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de pressão que esteja normalmente a 0 e as saídas A, B, C e D às entradas do conversor código BCD código segmentos do Módulo de Teste. Analise o seu funcionamento actuando sobre a entrada CLK. e) Responda, justificando, às seguintes questões: i) Este circuito é síncrono? ii) A contagem deste circuito é activada por nível lógico, por flanco ascendente ou por flanco descendente dos impulsos de relógio? f) Indique o número e tipo de flip-flops que integram o CI 4LS63A. Universidade dos Açores Departamento de Matemática 2

38 Trabalho TP5 2- Projecte um circuito contador binário que apresente nas suas saídas a seguinte sequência: 5, 0,, 2,, 4, 3, 6, 5, 5, 0, Para o efeito utilize um Circuito Integrado 4LS63A e as portas lógicas necessárias. a) Desenhe o Diagrama de Transição de Estados do circuito. b) Complete a seguinte Tabela de Verdade: SAÍDAS 4LS63A ENTRADA 4LS63A SAÍDAS QD QC QB QA CLR C B A Universidade dos Açores Departamento de Matemática 3

39 Trabalho TP5 c) Obtenha expressões booleanas simplificadas para a entrada CLR do CI 4LS63A, e para as saídas C, B e A do circuito: Q B Q A Q D Q C Q B Q A Q D Q C CLR = C = Q B Q A Q D Q C Q B Q A Q D Q C B = A = Universidade dos Açores Departamento de Matemática 4

40 Trabalho TP5 d) Com base nas expressões obtidas na alínea c, complete o seguinte esquema de modo a obter o circuito contador pretendido. Para o efeito: - identifique os CI s e indique os números dos respectivos pinos; - introduza as portas lógicas necessárias; - desenhe as ligações entre entradas, CI s, portas lógicas e saídas; - desenhe eventuais ligações entre CI s e Vcc/GND. Vcc CLK A B C e) Desenhe na página 8 um esquema para a montagem do circuito na placa de ensaio. Identifique as ligações à fonte de alimentação e todas as entradas e saídas do circuito. f) Monte o circuito que desenhou na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de pressão que esteja normalmente a 0, as saídas A, B, C e D às entradas do conversor código BCD - código segmentos do Módulo de Teste, e o contacto de um dos visores de segmentos ao GND. Analise o funcionamento do circuito actuando sobre a entrada CLK. Universidade dos Açores Departamento de Matemática 5

41 Trabalho TP5 II Registos - Um registo de deslocamento ( shifter ) pode ser implementado através de flip-flops D. Na figura abaixo é apresentado o esquema de um deslocador direito de 4 bits. INPUT CLK Considere um registo de deslocamento de 4 bits implementado com um CI 4LS4: Vcc A B C D CLK INPUT A B C D a) Consulte o catálogo do CI 4LS4 e responda às seguintes questões: i) Indique o número e tipo de flip-flops que integram um CI 4LS4. ii) Este circuito é activado por nível lógico, por flanco ascendente ou por flanco descendente dos impulsos de relógio? b) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de pressão que esteja normalmente a 0, a entrada INPUT a um comutador de duas posições e as saídas a indicadores lógicos (LED) do Módulo de Teste. Analise o seu funcionamento actuando sobre as entradas CLK e INPUT. c) Qual o número mínimo de impulsos de relógio necessários para que o valor 00 2 seja introduzido neste registo através da entrada INPUT, partindo de um valor inicial ? Justifique. Universidade dos Açores Departamento de Matemática 6

42 Trabalho TP5 2- Considere o seguinte circuito implementado com um CI 4LS94A (registo de deslocamento bidireccional de 4 bits com clear e load paralelo): CLK CLR S S0 INPUT D IN C IN B IN A IN D C B A a) Com base na Tabela Funcional do catálogo do CI 4LS94A complete com 0, e X a seguinte tabela: MODOS DE OPERAÇÃO CLR S S0 funcionar como deslocador direito funcionar como deslocador esquerdo introduzir valores pela entrada paralela manter valores das saídas (permanecer insensível ao relógio) colocar todas as saídas a 0 b) Indique quais os valores lógicos que as entradas CLR, S e S0 deverão tomar para que este circuito funcione como o circuito do ponto. c) Este circuito é activado por nível lógico, por flanco ascendente ou por flanco descendente dos impulsos de relógio? d) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de pressão que esteja normalmente a 0, as restantes entradas a comutadores de duas posições e as saídas a indicadores lógicos (LED) do Módulo de Teste. Analise o seu funcionamento actuando sobre as entradas. e) Qual o número mínimo de impulsos de relógio necessários para que o valor 00 2 seja introduzido neste registo, partindo de um valor inicial ? Justifique. f) Existem entradas assíncronas neste circuito? Se sim, quais? Justifique. Universidade dos Açores Departamento de Matemática