PCS 2304 PROJETO LÓGICO DIGITAL 19/05/2006 Gabarito Preliminar 6 a Lista de Exercícios Contadores

Transcrição

1 PCS 24 PROJETO LÓGICO DIGITAL 9/5/26 Gabarito Preliminar 6 a Lista de Exercícios Contadores ) Contador em anel. A Figura apresenta um contador em anel torcido semelhante aos vistos anteriormente em aula, onde é utilizado um MUX para gerar a entrada serial. "" I I I 2 I I 4 I 5 I 6 I 7 S - E 745 Z S 2 S + E S "" "" S RIN S x A B C D 7494 QA QB QC x x x QD RIN = ENTRADA SERIAL a) Preencher a tabela abaixo. Y Y Y Y 2 Figura - Contador em anel ESTADO ATUAL ENTRADA ATUAL ESTADO FUTURO Y Y Y 2 Y E S Y Y Y 2 Y (8) () () () (2) (2) () () (2) (2) () () (4) (4) (5) (7)

2 b) Supondo que o estado inicial é Y =Y =Y 2 =Y =, desenhar no grafo quais são os estados que serão atingidos. Estado Inicial (b) Estado Inicial ( c) Convenção Y Y Y 2 Y c) Suponha agora que o estado inicial é Y =, Y =, Y 2 =, Y =. Modifique o grafo do item b. Resposta: Ver desenho. Em dois clocks o circuito retorna ao ciclo principal. d) O que ocorre com esse circuito se, ao ligar, não for possível impor uma condição inicial conhecida? Resposta: Independentemente do estado inicial, no máximo após 2 bordas de clock o circuito passa a operar no ciclo principal. (, 8, 2, 4, 5, 7,,, ). Esse comportamento pode ser observado no grafo. 2

3 2) Projetar um contador em anel torcido, com auto-inicialização (independentemente do estado inicial ele atinge um estado da sua seqüência correta, após alguns ciclos do clock), de 4 bits, módulo 7. Escolher os componentes que você achar mais convenientes. Há várias soluções, como qualquer projeto. Estou apresentando duas soluções, não necessariamente as melhores. a. SOLUÇÃO: Usar registrador de deslocamento que não permite carga paralela, construído com 4 FLIP-FLOPS TIPO D. MÓDULO 7 : dos 8 estados normais do contador Johnson, vamos eliminar o estado (escolha arbitrária). a auto inicialização vai detectar os estados do tipo: Q Q 2 Q Q X X, forçando E S = X X e também servirá para eliminar o estado. além disso, se o circuito cair num estado que não pertence ao ciclo normal, ele volta à operação normal, após alguns clocks. E S Registrador Deslocamento E S = Q. A. B Q Q 2 Q Q Q : + à esquerda Q : + à direita A B A = B = Q X X Q 2 Q Q X X O circuito apresenta o diagrama de estados a seguir: ( B = ) ( B = ) ( B = ) ( A = ) ( B = ) CICLO OK 6 ( A = ) ( A = ) ( A = ) 9 Nesta solução, no pior caso, após 5 clocks o circuito volta ao ciclo normal. 5

4 2 a. SOLUÇÃO: Usar registrador de deslocamento com carga paralela síncrona (p/ carregar, = ). Dos 8 estados normais do contador em anel torcido, vamos, também, eliminar o estado. A auto inicialização vai detectar todos os estados do tipo XX. Ao detectá-los, forçará uma carga paralela de. O circuito de auto inicialização não elimina o estado. E S P P 2 P P Registrador Deslocamento Q Q 2 Q Q Q : + à esquerda Q : + à direita Es : Entrada Serial B A DETECÇÃO DE AUTO-INICIALIZAÇÃO O circuito proposto apresenta o seguinte diagrama de estados: ( B = ) ( B = ) 2 5 ( B = ) 8 6 CICLO OK ( B = ) ( A = ) ( A = ) ( A = ) 5 Nesta solução, no pior caso, após três clocks, o contador volta ao ciclo normal PARA PENSAR: Como seria o circuito se tivéssemos decidido eliminar o estado? 4

5 ) Seja um contador binário síncrono, de 4 bits, descrito pela tabela abaixo: RS PE CE Clock Função Q SAÍDA Q 2 Q Q X X Limpa X Carrega P P 2 P P Inibe Q Q 2 Q Q Conta* (Q Q 2 Q Q ) N+ Q é o bit menos significativo * Nessa situação, a cada borda, a saída vai sendo incrementada a) Com esse contador e lógica adicional, projetar um circuito que conte desde () até 4 () RS PE P P P P 2 CE Q Q Q Q 2 x b) Modifique o circuito do item a) de forma a permitir que, através de um sinal externo S, o contador passe a operar da seguinte forma: S= - conta de até 4 S= - conta de até 4 S RS PE P P P P 2 CE Q Q Q Q 2 x 5

6 c) Com esse contador, projete agora um divisor de freqüêcia do por 2 (onda quadrada) e um divisor por c.) Divisor por 2, onda quadrada RS PE P P P P 2 Detecto 5 e, no clock seguinte, CE Q Q Q Q 2 carrego c.2) Divisor por. Mesmo circuito anterior, alterando apenas o valor da carga paralela para (P P 2 P P ) 4) Na figura abaixo temos um contador módulo 6. Pede-se: D D D D D D D D D D D D D D D D INIBE "" ENT ENP CLK A B C D A B C D A B C D A B C D 746 RCO ENT RCO ENT RCO ENT RCO ENP ENP CLK CLK CLK Q A Q B QC QD ENP Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Bit menos significativo Bit mais significativo a) Qual é a condição necessária para habilitar cada estágio do contador módulo 6? A montagem proposta obedece a essa condição? Por que? Para habilitar um estágio qualquer, é necessário que todos os estágios anteriores (menos significativos) estejam no estado F(). O circuito mostrado obedece a essa condição pois RCO só é igual a se o estado for E o sinal ENT =. Mas para ENT ser igual a, o estágio anterior deve ter RCO = e assim por diante. 6

7 b) Qual seria o comportamento do contador módulo 6 se todas as entradas ENT fossem ligadas no INIBE e as saídas RCO, de cada estágio, fossem conectadas à entrada ENP do estágio seguinte? Lembrando novamente que RCO = sempre que o estado do contador é E ENT =, qualquer um dos estágios sempre forneceria RCO = quando estivesse no estado. Nesse caso, por exemplo, se a saída do contador módulo 6 fosse:, no próximo ele passaria para, o que está errado. OBSERVAÇÃO: Para resolver esse exercício vocês devem analisar a especificação e o circuito interno do 746, que podem ser encontrados em manuais de circuitos integrados digitais. 5) O bloco combinatório do circuito abaixo é descrito pela seguinte tabela: M M ENT 2 RCO RCO RCO RCO RCO RCO RCO RCO ENT 2 ENT ENP CLK A B C D 746 (2) RCO X M M Bloco Combinatório RCO ENT ENP CLK A B C D 746 () RCO 7

8 Descreva (em hexadecimal) as seqüências de contagem dos contadores () e (2), supondo estado inicial OOH, para as 4 possíveis combinações das entradas M M M M SEQUÊNCIA DE CONTAGEM () a F a F a F 2 a F a F 4 a F 5 a F 6 a F (2) () 7 a F 8 a F 9 a F A a F B a F C a F D a F E a F F a F etc, etc (2) 8 9 A B C D E F () A B C D (2) A B C D E () E F etc, etc (2) F () (2) OS DOIS CONTADORES FICAM PARADOS EM ZERO () (2) () 2... F F e não saem mais daí (2) 2... F F () (2) 6) Considere o circuito abaixo, no qual dois contadores de módulo C e C2 estão associados. Clock CK C Q Q Q 2 CK C2 Q Q Q : bit menos significativo A B C D E Se C é um contador binário módulo 5, e C2 é um contador binário módulo 4, pergunta-se, para o contador resultante: a) qual o seu módulo? Resposta: 2 (5x4) b) b) qual a seqüência de contagem (considere a palavra binária formada por EDCBA, sendo A o menos significativo)? (apresente no quadro abaixo a seqüência de estados em decimal)

9 c) desenhe a forma de onda em E Clock Estado E 7) Considere agora o circuito abaixo. Clock CK C Q Q CK C2 Q Q Q : bit menos significativo AB CD Se C é um contador binário módulo 4 e C2 é um contador módulo, pergunta-se, para o contador resultante. a) qual o seu módulo? Resposta: 2 (4x) b) b) qual a seqüência de contagem (considere a palavra binária formada por DCBA, sendo A o menos significativo)? (apresente no quadro abaixo a seqüência de estados em decimal) c) c) desenhe a forma de onda em D Clock Estado D d) d) qual o impacto na seqüência de contagem, se C e C2 forem sensíveis a borda de subida? ) Generalizando, para circuitos semelhantes aos mostrados nos exercícios 6 e 7: se C é um contador binário módulo 2 N e C2 é um contador binário de módulo M diferente de 2 N (ex: módulos, 5, 6, 7, 9,,...) o que se pode afirmar sobre: a) o módulo de contagem resultante? Resposta: 2 N. M b) o código da seqüência de contagem? Resposta: binário 9

10 c) a forma de onda no bit mais significativo do ponto de vista do duty cycle? E do ponto de vista da sua freqüência em relação ao clock? Onda retangular f = f clock / (2 N. M) agora, se C é um contador binário de módulo M diferente de 2 N (ex: módulos, 5, 6, 7, 9,,...), e C2 é um contador binário módulo 2 N o que se pode afirmar sobre: d) o módulo de contagem resultante? Resposta: 2 N. M e) o código da seqüência de contagem? Resposta: Não binário f) a forma de onda no bit mais significativo do ponto de vista do duty cycle? E do ponto de vista da sua freqüência em relação ao clock? Onda quadrada f = f clock / (2 N. M) 9) Considere o circuito abaixo. Pretende-se que a saída seja uma onda quadrada de freqüência igual a / da freqüência do clock de entrada. Pede-se: a) determine os valores a serem conectados às entradas A, B e C. b) forneça ao lado, o diagrama de fluxo de estados (no formato apresentado na figura do exercício ) ENT ENP CLK A B C D 746 RCO X SAÍDA Diagrama de Fluxo de Estados 4 CARGA CARGA 7 2 estado

11 ) Utilizando o contador 746 projetar um contador que siga a seqüência de estados fornecida pelo diagrama de fluxo de estados ao lado. ENT ENP A B C D 746 RCO X 9 8 CLK 2 7 estado Q Q Q D B A Q C Q D Q C Q B Q A D C B A (2) (2) (5) () () () ) Para o circuito apresentado em anexo, pede-se: O circuito contador utilizado no exercício possui as seguintes características: Módulo 6 Contagem binária crescente ( ) Reset (MR) assíncrono Carga paralela (PE) active high Sinais de habilitação (E- enable) active high Sinais de entrada para a carga paralela (D a D ), onde Q é o mais significativo Sinais de saída da contagem (TC) fica em nível um se e somente se todas as saídas de contagem (Q a Q ) forem iguais a um (TC = Q. Q 2. Q. Q ) O Flip-Flop que gera o sinal Z é do tipo D síncrono, possuindo entrada de clock sensível à BORDA DE DESCIDA. E D D 2 D D D Q Z CK CONTADOR BINÁRIO MÓDULO 6 TC CK MR Q MR PE Q Q 2 Q Q Botão Reset Y

12 a) Sendo o botão reset pressionado uma única vez, preencha a tabela abaixo com a seqüência de contagem gerada nas saídas Q, Q2, Q e Q e com os valores gerados nas saídas Y e Z. A primeira linha apresenta os estado logo após o pressionamento do botão reset. Saída após o Q Q2 Q Q Y TC Z Comentário Reset; CARGA no próximo CONTA no próximo 2 CONTA no próximo CARGA no próximo 4 CONTA no próximo 5 CONTA no próximo 6 CARGA no próximo 7 CONTA no próximo 8 CONTA no próximo 9 CARGA no próximo CONTA no próximo CONTA no próximo 2 CARGA no próximo CONTA no próximo 4 CONTA no próximo 5 CARGA no próximo 6 CONTA no próximo 7 CONTA no próximo 8 CARGA no próximo 9 CONTA no próximo 2 CONTA no próximo Obs: Sempre que Q 2 =, haverá CARGA no próximo. O valor a ser carregado no próximo é Q b) Supondo que o sinal de clock seja uma onda quadrada de freqüência 2 Mhz quais as freqüências geradas respectivamente nos sinais TC, Y e Z? Sinal TC Y Z Freqüência (MHz) 2 MHz f / 6 = 2MHz (QUADRADA) MHz (QUADRADA) 2

13 c) O que faz o circuito apresentado e o que há de comum e de diferente entre os sinais Y, TC e Z? DIVISOR POR 6 E POR 2 TC e Y têm a mesma freqüência Z tem freqüência do /2 ( = freqüência de TC/2 ) Y e Z são ondas quadradas CARGA CARGA 8 2) Considere o circuito da figura e desenhe as formas de onda de Q A, Q B, Q C e Q D para o modo de contagem para cima e para baixo. 2 "" UP DOWN P 749 Q Q Q Q "" P P P 2 2 BO CO "" Integrado 749: contador reversível, síncrono, hexadecimal, com / assíncrono e duas entradas de clock (para cima e para baixo) /BO = para Q A Q B Q C Q D = "" e "clock down" = /CO = para Q A Q B Q C Q D = "" e "clock up" = Figura do exercício 2

14 a) Desenhe as formas de onda das saídas para contagem para cima e para baixo Para cima Q A Q B Q C Q D Para baixo 2 Q A Q B Q C Q D = sempre Estado inicial: Saída do Contador = 2 Estado inicial: Saída do contador = 2 Hipótese: Quando estou usando um dos S, o outro = 4

15 a. Por quantos estados passa esse contador nas contagens para cima e para baixo? Justifique. Contagem para cima (BORDA DE SUBIDA) 8 9 (BORDA DE DESCIDA) 7 CARGA ASSÍNCRONA estados; entretanto, o tempo de permanência nos estados 5 e 7 é metade do tempo de permanência nos outros, porque a carga é assíncrona. Contagem para baixo CARGA ASSÍNCRONA 4 8 estados; entretanto, o tempo de permanência nos estados e 7 é metade do tempo de permanência nos outros estados, porque a carga é assíncrona 2 c) Qual o módulo de contagem nos dois casos? Justifique. Contagem para cima : 9 ( ou 8? ) Contagem para baixo: 8 ( ou 7? ) Pela definição, módulo = número de estados. Entretanto, essa definição se aplica com mais propriedade a contadores onde todos os eventos são causados pelo mesmo agente. No caso do exercício, apesar do contador ser síncrono, a carga é assíncrona, ou seja, o agente ora é o clock, ora é o sinal. d) Observa-se alguma característica particular da saída Q C? Comente. CONTAGEM PARA CIMA: f QC = f /8, ONDA QUADRADA CONTAGEM PARA BAIXO: f QC = f /7, ONDA QUADRADA 5