Teste 1 Sistemas Digitais - MEEC 2011/12 1

Transcrição

1 Teste Sistemas Digitais - MEEC /. [ val] Converta para base o número 7. Utilize o resultado obtido para converter o número para base 6. Justifique.

2 Teste Sistemas Digitais - MEEC /. [ val] Considere a função lógica,,,. a) Escreva a função na forma canónica disjuntiva (soma de produtos). Justifique b) Escreva a tabela de verdade da função.,,, A B C D f(a,b,c,d)

3 Teste Sistemas Digitais - MEEC /. [ val] Considere a função apresentada na seguinte tabela de verdade, a qual é incompletamente especificada. a) Apresente o Mapa de Karnaugh para esta função b) Obtenha a expressão mínima na forma conjuntiva (produto de somas). Identifique a expressão algébrica dos implicados primos essenciais. Justifique. A B C D f(a,b,c,d) Implicados primos essenciais Maxtermo que torna o implicado essencial,,,

4 Teste Sistemas Digitais - MEEC / 4 4. [ val] Considere a função f A,B,C,D A B C D. a) Converta a expressão de forma a implementá-la só com portas NAND e NOT. b) Converta a expressão de forma a implementá-la só com portas NOR e NOT. c) Indique qual a solução mais vantajosa (NAND+NOT ou NOR+NOT). Justifique. NAND+NOT:,,, A implementação com portas NAND e NOT requer portas NAND e porta NOT NOR+NOT:,,, A implementação com portas NOR e NOT requer portas NOR e 4 portas NOT A solução mais vantajosa é a implementação com portas NAND+NOT já que requer menos portas NOT.

5 Teste Sistemas Digitais - MEEC / 5 5. [,5 val] Considere o circuito da figura. Preencha a tabela abaixo, com os valores lógicos da saída Y para as combinações de entrada indicadas. Justifique. Nota: observe com atenção a saída das portas lógicas que determinam as funções f e f. A B C D E f f f Nos casos e, o descodificador está inactivo (D ou E ), portanto m=m=m4=m6=, f= m+m=, f= nor(m4,m6)=, e f= ff=. No caso, o descodificador está activo (D= e E=) e está seleccionada a saída 4, portanto m=m= m6= e m4=, f= m+m=, f= nor(m4,m6)=, e f= ff=. No caso 4, o descodificador está activo (D= e E=) e está seleccionada a saída 6, portanto m=m= m4= e m6=, f= m+m=, f= nor(m4,m6)=, e f= ff=.

6 Teste Sistemas Digitais - MEEC / 6 6. [,5 val] Considere o circuito da figura composto por um codificador de prioridade (a entrada é a de maior prioridade) e um multiplexer. Apresente a tabela de verdade das funções S (A,B,C,D), S (A,B,C,D), V(A,B,C,D) e f(a,b,c,d). Justifique. O circuito da esquerda é um codificador de prioridade cuja entrada de maior peso é a D. Assim: quando D=, (S,S )=(,) e V=; o multiplexer coloca na saída a entrada f= =. quando D=,C=, (S,S )=(,) e V=; o multiplexer coloca na saída a entrada f= =. quando D=C=,B=, (S,S )=(,) e V=; o multiplexer coloca na saída a entrada f= =. quando D=C=B=,A=, (S,S )=(,) e V=; o multiplexer coloca na saída a entrada f= =. Quando D=C=B=A=, (S,S )=(,) e V=; o multiplexer coloca na saída a entrada f= =. A B C D S S V F X X X X X X Nota adicional à pergunta: Este circuito realiza uma função booleana muito simples. Como exercício adicional poderia-se pedir o cálculo da expressão mínima para a função, resultando em f=.

7 Teste Sistemas Digitais - MEEC / 7 7. [ val] Considere a função lógica,,. a) Implemente a função lógica utilizando um multiplexer com entradas de selecção. b) Implemente a função lógica utilizando um multiplexer com entradas de selecção. Justifique. A B C f(a,b,c,d) A B C f(a,b,c,d)

8 Teste Sistemas Digitais - MEEC / 8 8. [ val] Considere o circuito da figura, constituído pela ligação de um componente semi-somador (HA- half-adder ) e de componentes somador-completo (FA- full-adder ). B A B A B A B A C C C C 4 FA FA FA HA Explique sucintamente o funcionamento do circuito. S S S S Preencha a tabela abaixo, com os valores lógicos dos sinais S - e C 4-, para as combinações de entrada indicadas. Justifique. B B B B A A A A S S S S C 4 C C C O circuito Half-Adder realiza a soma entre os bits A e B, produzindo um resultado de soma, S =, e um carry C =A B. Cada um dos Full-Adder seguintes somam os bits i dos sinais A e B e ainda com o carry C i. Cada um destes full adders produz o resultado da soma S i = e ainda um carry para o bit seguinte C i+ =. O circuito completo realiza assim a soma de dois números binários de 4 bits, representados sem sinal ou em complemento para dois. Nota adicional à pergunta: O cálculo do excesso (overflow) depende da representação. Em números sem sinal existe overflow desde que o carry-out (C 4 ) seja. Em números representados em complemento para dois, o overflow é cálculado através da expressão booleana V=.

9 Teste Sistemas Digitais - MEEC / 9 9. [ val] Considere o seguinte circuito. Indique qual o valor das entradas A,B,C,D,E,F,G,J e K de forma a calcular o resultado da operação -5. Indique o valor das saídas X, X, X, X, Y. Justifique. = 5 = Solução A: Solução B: (D,C,B,A)= (D,C,B,A)= (J,G,F,E)=(,,, )= (J,G,B,E)=+= K = Cin = K = Cin = A B C D E F G J K CI P Q CO X X X X Y P Q P Q CI CO CI CO + A B + A B S S C C (X,X,X,X )= (X,X,X,X )= Y = Cout = Y = Cout =