Inversor CMOS. Dois inversores PMOS NMOS. Digital Integrated Circuits 2nd (J. Rabaey et al.) Inversor. Partilhar alimentações.

Tamanho: px

Começar a partir da página:

Download "Inversor CMOS. Dois inversores PMOS NMOS. Digital Integrated Circuits 2nd (J. Rabaey et al.) Inversor. Partilhar alimentações."

Adriana Zagalo Arantes
6 Há anos
Visualizações:

1 Inversor CMOS N ell PMOS 2l PMOS Contacts In Out In Out Metal NMOS Polysilicon NMOS GND Dois inversores Partilhar alimentações Encostar células Ligação em metal

2 Análise DC de primeira ordem V OL = 0 V OH = V M = f(r n, R p ) R p R n Resposta transitória R p t phl = f(r on. ) = 0.69 R on R n 5 0 (a) Low-to-high 5 (b) High-to-low

3 Linhas de carga PMOS = +V GSp I Dn = - I Dp = +V DSp I Dn I Dp =0 I Dn I Dn =0 =.5 =.5 V GSp =- V DSp V DSp V GSp =-2.5 = +V GSp I Dn = - I Dp = +V DSp Característica de carga do inversor CMOS I Dn = 0 = 2.5 PMOS = 0.5 = 2 NMOS =.5 = =.5 = = 2 =.5 = = 0.5 = 2.5 = 0

4 Curva de transferência do inversor CMOS NMOS off PMOS res NMOS sat PMOS res NMOS sat PMOS sat NMOS res PMOS sat NMOS res PMOS off Vm em função da razão entre transístores V (V).4.3 M / p n

5 Determinação de V IH e V IL V OH V M V OL V IL V IH Abordagem simplificada Inverter Gain gain V (V) in

6 Ganho em função de (V).5 (V) V (V) in 0.05 Gain= V (V) in Impacto das variações de processo 2.5 (V) 2.5 Bom NMOS Mau PMOS Nominal Bom PMOS Mau NMOS V (V) in

7 Atraso de propagação -- Abordagem t phl = V swing /2 I av I av ~ k n = Atraso de propagação -- Abordagem 2 t phl = f(r on. ) = 0.69 R on ln(0.5) R on = R on t

8 CMOS Inverters PMOS In Out.2 µm =2l Metal Polysilicon NMOS GND Resposta transitória 3 2.5? (V) 2.5 t plh t phl t p = 0.69 (R eqn +R eqp )/ t (sec) x 0-0

9 Atraso em função de t p (normalized) V (V) DD Dimensionamento 3.8 x (para carga fixa) t p (sec) Efeito de auto-carga Capacidades intrínsecas dominam S

10 Razão NMOS/PMOS 5 x 0- tplh tphl 4.5 t p (sec) 4 tp β = p / n β Impacto do tempo de subida no atraso t phl (nsec) t rise (nsec) 0.8

11 Cadeia de inversores In Out Dado : - Quantos andares para minimizar o atraso? - Como dimensionar os inversores? Podem ser necessárias mais restrições. Atraso de inversor Comprimento mínimp, L=0.25µm Assumir P = 2 N =2 correstes de pull-up e pull-down iguais aprox. resistências iguais R N = R P aprox. tempos t plh e t phl Análise do tipo malha RC N Runit unit P R P = Runit = RN = R unit 2 Atraso (D): t phl = (ln 2) R N t plh = (ln 2) R P Carga para o próximo inversor: C = 3 C gin unit Digital Integrated Circuits 2nd (J. Rabaey et al.) unit Inversor

12 Inversor com carga Atraso R R Carga ( ) t p = k R k é uma constante, igual a 0.69 Assumir: sem carga -> atraso zero unit = Inversor com carga C P = 2C unit 2 Delay C int C N = C unit Load Atraso = kr (C int + ) = kr C int + kr = kr C int (+ /C int ) = Atraso (Interno) + Atraso (Carga)

13 Fórmula do atraso Delay ~ R ( C + C ) int L t p = kr C int ( + C / C ) = t ( + f / γ ) L int p 0 C int = γc gin comγ f = /C gin fanout efectivo R = R unit / ; C int =C unit t p0 = 0.69R unit C unit Aplicação à cadeia de inversores In Out 2 N t p = t p + t p2 + + t pn C + gin, j+ t pj ~ R unit C unit γc gin, j N N C gin, j + t p = t p j t, = p0 +, C gin N = C j i C, + = = γ gin, j L

14 Dimensionamento para N fixo Equação de atraso tem N - incógnitas, C gin,2 C gin,n Minimizar o atraso, determinar N- derivadas parciais Resultado: C gin,j+ /C gin,j = C gin,j /C gin,j- Tamanho de cada andar é a média geométrica dos vizinhos. C gin, j = Cgin, j C gin, j+ - cada andar tem o mesmo fanout efectivo (C out /C in ) - cada andar tem o mesmo atraso Atraso mínimo e número de andares Cada andar dimensionado por f e tem fanout efectivo f: N f = F = C Fanout efectivo de cada andar: L / C gin, f = N F Atraso mínimo: t = Nt + p p0 N ( F /γ )

15 Exemplo In C f f 2 Out = 8 C /C deve ser distribuído por N = 3 andares: f = 3 8 = 2 Número óptimo de andares Para uma dada carga, e uma dada capacidade de entrada C in, determinar o dimensionamento óptimo f t p = Nt t f p 0 p C ln F / N p 0 f γ ( F / γ + ) = + = t p 0 ln F Para γ = 0, f = e, N = lnf L = F C γ in = f N C ln ln f f = 0 in t ln F com N = ln f γ f γ 2 ln f f ln = exp + f ( γ f )

16 Fanout efectivo óptimo f f óptimo para um processso definido por γ f = exp + ( γ f ) f opt = 3.6 for γ= Impacto de auto-carga sobre tp Sem auto-carga, γ=0 Com auto-carga, γ= 60.0 u/ln(u) 40.0 x=0,000 x= x=00 x= u

17 Atraso normalizado em função de F t = Nt + p p0 N ( F /γ ) Projecto de buffers N f t p

Documentos relacionados

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05 Portas Lógicas CMOS Projecto de Circuitos VLSI FEUP/LEEC 2004/05 baseado em: Digital Integrated Circuits (2ª ed.), J. A. Rabaey A. Chandrakhasan, B. Nikolic Portas lógicas CMOS 1 O inversor CMOS V DD N