Transístores MOS João Canas Ferreira

Transcrição

1 Transístores MOS João Canas Ferreira FEUP/DEEC Setembro de 2007 Tópicos de Projecto de Circuitos VLSI VLSI Transístores 1

2 Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, 2ª ed, Prentice Hall Copyright 2003 Prentice Hall/Pearson VLSI Transístores 2

3 Objectivos Compreensão intuitiva da operação do MOSFET (revisão) Introdução das equações básicas de funcionamento (revisão) Introdução de modelos simplificados para análise manual (estática & dinâmica) Análise de efeitos de 2ª ordem (transístores DSM) VLSI Transístores 3

4 Transístor MOS Poli-silício Alumínio VLSI Transístores 4

5 Conceito de tensão de limiar Condução: V GS > V T S - V GS + G D n+ n+ n-channel p-substrate Depletion Region B NMOS: V B =0, PMOS: V B =V DD VLSI Transístores 5

6 A tensão de limiar Potencial de Fermi: F = T ln n i N A T = kt q =26mV, 300º K Zona do canal passa a tipo n (inversão forte) para: V DS =2 F V T =V T0 2 F V SB 2 F com o coeficiente de efeito de corpo efeito de corpo = 2q si N A C ox C ox = ox t ox si : permitividade eléctrica do silício VLSI Transístores 6

7 Efeito de corpo Tensão de limiar pode duplicar. VLSI Transístores 7

8 Característica de um transístor tradicional 6 x 10-4 VGS= 2.5 V 5 4 Linear (resistiva) Saturação VGS= 2.0 V I D (A) 3 V DS = V GS - V T Relação quadrática 2 VGS= 1.5 V 1 VGS= 1.0 V V DS (V) VLSI Transístores 8

9 Zona linear de funcionamento S V GS G V DS D I D n + V(x) + n + L x p-substrate B MOS transistor and its bias conditions W [ I D =k ' n L V V V V 2 DS GS T DS 2 ] V DS < V GS V T VLSI Transístores 9

10 Transístor em saturação V GS G V DS > V GS - V T S D n+ - V GS - V T + n+ I D = k ' n 2 W L V GS V T 2 Pinch-off V GS V DS V T VLSI Transístores 10

11 Relação tensão corrente (canal longo) λ : parâmetro empírico factor de ganho de um transístor k n =k ' n W L = VLSI Transístores 11

12 Modelo para análise manual (1ª versão) VLSI Transístores 12

13 Relação tensão corrente para dispositivos DSM (DSM= deep submicron) 2.5 x Saturação prematura VGS= 2.5 V 1.5 VGS= 2.0 V I D (A) 1 VGS= 1.5 V Relação linear 0.5 VGS= 1.0 V V DS (V) VLSI Transístores 13

14 Saturação de velocidade υ n (m/s) υ sat = 10 5 Velocidade constante Mobilidade constante (declive = µ) ξ c = 1.5 ξ (V/µm) (campo eléctrico) VLSI Transístores 14

15 Comparação entre transístores longos e curtos I D Canal longo V GS = V DD Canal curto Simplificação empírica: V DSAT V GS - V T (com erro considerável na zona de transição entre região linear e de saturação de velocidade) V DS V DSAT L sat n W I DSAT = n C ox L 2 V GS V T V DSAT V DSAT VLSI Transístores 15

16 I D versus V GS 6 x x quadrática linear I D (A) 3 I D (A) V GS (V) Canal longo 0.5 quadrática V GS (V) Canal curto VLSI Transístores 16

17 I D versus V DS I D (A) 6 x VGS= 2.5 V Linear Saturação VGS= 2.0 V V DS = V GS - V T VGS= 1.5 V I D (A) 2.5 x saturação de velocidade VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V 1 VGS= 1.0 V 0.5 VGS= 1.0 V V DS (V) Canal longo V DS (V) Canal curto Atenção: As escalas verticais são diferentes. VLSI Transístores 17

18 Modelo unificado para análise manual (segunda versão) G S D B VLSI Transístores 18

19 Modelo simples versus SPICE 2.5 x 10-4 V DS =V DSAT Saturação de velocidade I D (A) 1 Linear 0.5 V DSAT =V GT V DS =V GT Saturação V DS (V) VLSI Transístores 19

20 Transístor PMOS I D (A) x 10-4 VGS = -1.0V VGS = -1.5V VGS = -2.0V Todas as variáveis são negativas -0.8 VGS = -2.5V V DS (V) VLSI Transístores 20

21 Parâmetros para análise manual VLSI Transístores 21

22 O transístor como interruptor V GS V T R on é não linear, varia com t e depende do ponto de funcionamento S R o n D I D I V GS = GS V D D R mid mid R eq = 1 t 2 t 2 t t1 1 Ron t dt R eq 1 2 R on t 1 R on t 2 R 00 V DD DD /2 /2 V DD DD V DS DS Descarga de condensador de V DD a V DD /2 VLSI Transístores 22

23 Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, 2ª ed, Prentice Hall VLSI Transístores 23

24 Comportamento dinâmico do transístor (capacidades parasitas a considerar) G C GS C GD S D C SB C GB C DB C GS =C GCS +C GS0 B C SB = C Sdiff C GD =C GCD +C GD0 C GB =C GCB C DB = C Ddiff VLSI Transístores 24

25 Capacidade da porta Porta de poli-silício Fonte n + x d x d W Dreno n + L d Vista de cima Porta-substrato (sobreposição) t ox Óxido de silício n + L n + Vista de corte C GS0 = C GD0 =C ox x d W = C o W VLSI Transístores 25

26 Capacidade da porta: regimes de operação G G G S C GC C GC C GC D S D S D Cut-off Resistive Saturation Regiões mais importantes para circuitos digitais: saturação e corte Notação: C gb = C GCB, C gs = C GCS, C gd = C GCD, L eff = L VLSI Transístores 26

27 Capacidade da porta WLC ox C GC WLC ox C GC 2WLC ox WLC ox 2 C GC B C GCS = C GCD WLC ox 2 C GCS C GCD 3 V GS 0 V DS /(V GS -V T ) 1 Capacidade em função de VGS (com VDS = 0) Capacidade em função do grau de saturação VLSI Transístores 27

28 Capacidade de difusão Channel-stop Parede lateral W Fonte N D fundo x j parede lateral L S Substrato Canal VLSI Transístores 28

29 Capacidade de junção 0 = T ln N A N D n i 2 V D : tensão aos terminais da junção pn VLSI Transístores 29

30 Linearização da capacidade de junção Substituir uma capacidade não linear por uma capacidade equivalente, linear, que desloque a mesma quantidade de carga para a variação de tensão de interesse. VLSI Transístores 30

31 Capacidades de um processo CMOS 0.25 µm VLSI Transístores 31

32 Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, 2ª ed, Prentice Hall VLSI Transístores 32

33 O transístor sub micrométrico Variação de tensão de limiar Condução "sub limiar" Resistências parasitas VLSI Transístores 33

34 Variação da tensão de limiar V T V T limiar para canal longo limiar para V DS baixo Limiar como função do comprimento (para V DS baixo) L V DS Abaixamento de barreira induzida pelo dreno (DIBL) (para pequeno L) VLSI Transístores 34

35 Condução "sub limiar" O declive inverso S I D ~I 0 e qv GS nkt, n 1 S é V GS para I D2 /I D1 =10 Valores típicos para S: mv/década VLSI Transístores 35

36 Corrente sub limiar I D vs V GS qv GS qv DS nkt I D =I 0 e 1 e kt VLSI Transístores 36

37 Corrente sub limiar I D vs V DS qv GS qv DS nkt I D =I 0 e 1 e kt 1 V DS V GS de 0 to 0.3V VLSI Transístores 37

38 Regiões de operação: resumo Inversão forte V GS > V T Linear (resistiva) V DS < V DSAT Saturado (corrente constante) V DS V DSAT Inversão fraca (sub limiar) V GS V T Exponencial em V GS e dependência linear de V DS VLSI Transístores 38

39 Resistências parasitas de fonte e dreno G Polysilicon gate L D Drain contact V GS,eff S D W R S R D Drain VLSI Transístores 39