Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 03. Modelos de Transistores MOS. Prof. Sandro Vilela da Silva.

Transcrição

1 Centro Federal de Educação Tecnológica de Pelotas CEFET-RS Projeto Físico F Digital Aula 03 Modelos de Transistores MOS Prof. Sandro Vilela da Silva sandro@cefetrs.tche.br

2 Copyright Parte dos slides foram realizados a partir: dos s slides elaborados por Neil H. E. Weste e David Harris relativos ao livro CMOS VLSI Design: A Circuit and System Perspective, Pearson Addison-Wesley. dos slides elaborados para a disciplina de Concepção de Circuitos Integrados da UFRGS, preparadas pelo Prof. Dr. Ricardo Reis. slide 1.2

3 Transistor MOS - simbologia N-MOS P-MOS slide 1.3

4 Transistor MOS fonte V GS GS + - grade óxido de gate canal N dreno óxido de campo N + N + região de depleção contato de substrato (bulk) P substrato P slide 1.4

5 Transistor MOS - regimes de funcionamento grade de polisilício óxido de silício SiO 2 ISOLANTE substrato P Acumulação V gs << Vt região de depleção V gs gs = Vt região de inversão região de depleção V gs gs > Vt Depleção Inversão slide 1.5

6 Transistor MOS - operação Modo de inversão fonte V gs gs + - grade canal N - camada de inversão N + N + P dreno V gs > V t V ds camada de depleção 2 ε W d = si q N si φ N A onde: W d - profundidade da camada de depleção N A - dopagem do substrato φ - tensão através da região de depleção q - carga do elétron ε si - permissividade elétrica do silício slide 1.6

7 Transistor MOS - operação Modo não saturado (linear, resistivo) fonte V gs V ds V ds < V gs -V t N + N + P Ids depende de V gs e V ds slide 1.7 Barreira de potencial causada por uma junção PN inversamente polarizada

8 Transistor MOS - operação Modo saturado V ds > V gs -V t fonte V gs pinch-off V ds N + N + ~V ds P A corrente no canal é controlada por V gs e é praticamente independente de I ds Com V ds e V gs fixo Ids depende de: - distância entre fonte e dreno - largura do canal (W) - tensão de threshold V t - espessura do óxido de gate - constante dielétrica do isolante ε - mobilidade do portador µ slide 1.8

9 Transistor MOS - tensão de threshold V t é a tensão V gs de um dispositivo MOS abaixo da qual a corrente I ds cai praticamente a zero. Quando ocorre inversão forte. V t é função de vários parâmetros, dentre os quais: - material condutor do gate - material isolante do gate (dielétrico)) e sua espessura - dopagem do canal - concentração de impurezas na junção entre silício e isolante - tensão entre fonte e substrato V sb - temperatura (diminui com o aumento de temperatura - tipicamente - 4 a -22 mv /ºC)/ V t consiste de vários componentes: V FB - potencial de banda plana V B - potencial de bulk OX - potencial sobre o óxido de gate V OX slide 1.9

10 Transistor MOS - tensão de threshold V FB - potencial de banda plana representa a variação de tensão natural da estrutura MOS. Consiste da diferença de função de trabalho φ ms entre a grade de polisilício e o silício cio,, e de outros componentes que compensam as cargas fixas existentes na interface óxido- silício (indesejadas)) e as cargas das impurezas (Q I ) implantadas para ajuste de Vt. V B - potencial de bulk representa a queda de tensão através da região de depleção em inversão V OX - potencial sobre o óxido de gate representa a queda de tensão através do óxido de gate e é igual a Q B /C ox onde C ox é a capacitância do óxido de gate por unidade de área. cargas de superfície V T = V FB +V B + V ox = φ ms cargas de implante Q ox Q I Cox C ox ms - ox - - 2φ F - Q B C ox cargas de depleção Q B é função de V SB slide 1.10

11 Transistor MOS curvas I-V I ds - corrente de dreno canal N em enriquecimento Ids 0 V tn V gs canal N em depleção I ds OBS: é utilizado como transistores de carga (pull( pull-up) nas portas lógicas l NMOS - V tn 0 V gs slide 1.11

12 Transistor MOS curvas I-V I D (ma) 2 DS = V GS V DS triodo GS -V T V GS = 5V saturação I D 0.02 V GS = 4V 1 V GS = 3V 0.01 subthreshold current V GS = 2V V GS = 1V V DS I D em função de V DS DS (V) 0 V V GS T I D em função de V GS (para V DS = 5V) Região de triodo: o transistor funciona como um resistor controlado por tensão Região de saturação: o transistor funciona como uma fonte de corrente controlada por tensão slide 1.12

13 Transistor MOS modelo de capacitâncias G S C GS C GD D CSB CGB C DB B CGS C GD - Capacitância grade-fonte GD - Capacitância grade-dreno dreno CSB C DB C GB - Capacitância fonte-substrato (bulk( bulk) DB - Capacitância dreno-substrato (bulk( bulk) GB - Capacitância grade-substrato (bulk( bulk) slide 1.13

14 Transistor MOS capacitâncias de gate grade (gate( gate) ) de polisilício C gate ε ox t ox gate = WL planta baixa W L superposição grade-substrato t ox óxido de gate corte Leff slide 1.14

15 Transistor MOS capacitâncias de gate Distribuição de diferentes capacitâncias de gate para diferentes condições de operação Regiões de operação mais importantes no projeto digital : saturação e corte slide 1.15

16 Transistor MOS capacitâncias de difusão implante N A + parede lateral W Fonte N D fundo x j L S canal Cd = Cfundo+Clateral Cfundo = Cja * W * L Clateral = Cjp * (W + 2L) slide 1.16

17 Transistor MOS capacitâncias de junção NMOS PMOS Cja 3 * 10-4 pf/µm 2 5 * 10-4 pf/µm 2 Cjp 4 * 10-4 pf/µm 2 4 * 10-4 pf/µm 2 slide 1.17

18 Transistor MOS capacitâncias de junção slide 1.18