Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 01. Conceitos e evolução VLSI Semicondutores e transistor MOS

Tamanho: px

Começar a partir da página:

Download "Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 01. Conceitos e evolução VLSI Semicondutores e transistor MOS"

Pietra da Conceição Coradelli
8 Há anos
Visualizações:

1 Centro Federal de Educação Tecnológica de Pelotas CEFET-RS Projeto Físico F Digital Aula 01 Conceitos e evolução VLSI Semicondutores e transistor MOS Prof. Sandro Vilela da Silva sandro@cefetrs.tche.br

2 O primeiro computador (1832) Máquina Diferencial de Babbage (1832) peças custo: 17,470 em 1834 slide 1.2

3 ENIAC - O computador eletrônico (1946) slide 1.3

4 O Transistor (1948) Primeiro transistor Bell Labs, 1948 slide 1.4

5 O Circuito Integrado (1960) Bipolar logic 1960 s Porta ECL de 3 entradas Motorola 1956 slide 1.5

6 O microprocessador (1971) Intel transistores Freqüência de operação 1 MHz slide 1.6

7 Intel Pentium IV (2000) Pentium 4 slide 1.7

8 Evolução dos microprocessadores primeiro transistor (Bell Labs) transistor bipolar (Schokley( Schokley) primeira porta lógica l (Harris) C.I. Comerciais com portas lógicas l (Fairchild( Fairchild) família TTL microprocessador Intel microprocessador Intel microprocessador Zilog Z80 (8200 transistores) microprocessador Motorola microprocessador Intel Pentium microprocessador Motorola PowerPC microprocessador Pentium (6,35 M transistores) slide 1.8

9 Evolução na complexidade de integração Evolução em Complexidade slide 1.9

10 Lei de Moore Em 1965, Gordon Moore observou que o número de transistores em um chip dobrava em intervalos de 18 to 24 meses. Ele fez uma predição de que a tecnologia de semicondutores iria dobrar a cada 18 meses. slide 1.10

11 Lei de Moore slide 1.11

12 Dimensão do canal de um transistor Fio de Cabelo ~ 0,2 µ ~ 100 µ dimensões mínimas do canal de um transistor slide 1.12

13 Problema da dissipação de potência Power (Watts) Pentium proc 18KW 5KW 1.5KW 500W Year slide 1.13

14 Métodos de projeto físico Anos 70 : microprocessadores hand made computador era ferramenta de desenho. Final anos 70: Lógica Aleatória Z8000 ROMs, PLAs M68000 Anos 90: Next Step: ROMs, PLAs Standard Cell Standard Cell 486, Pentium Lógica Aleatória autom omática slide 1.14

15 Níveis de abstração de projeto digital Níveis de Abstração de Projetos slide 1.15

16 Níveis de abstrações no Design implementação custo Linguagem natural Programa Executável Máquinas Sequenciais Portas Lógicas transistores Retângulos especificação comportamental registertransfer lógico circuito Lay-out slide 1.16 Throughput, Tempo de design Unidades Funcionais, Ciclos de clock Literais, Profundidade lógica nanoseconds microns

17 Desafios para o Design Digital Microscopic Problems Ultra-high speed design Interconnect Noise, Crosstalk Reliability, Manufacturability Power Dissipation Clock distribution. Everything Looks a Little Different? Macroscopic Issues Time-to-Market Millions of Gates High-Level Abstractions Reuse & IP: Portability Predictability etc. and There s a Lot of Them! slide 1.17

18 Semicondutores Átomo de Silício Grande estabilidade física e química em temperatura 4 elétrons na órbita externa: valência 4 permite uma obtenção natural do SiO 2 - óxido de silício Elétron Núcleo Neutron Próton slide 1.18

19 Semicondutores Cristal de Silício Monocristal: Silício Monocristalino - estrutura regular e homogênea - ligações covalentes - material quimicamente estável Em estado puro (intr( intrínsico): - mau condutor a temperatura ambiente - isolante a baixas temperaturas Aumento da temperatura: - provoca quebra das ligações - um elétron livre provoca a formação de uma lacuna - ocorre a geração de pares elétrons trons-lacunas Si Si Si Si Si Si Si Si slide 1.19

20 Semicondutores Mobilidade dos elétrons Mobilidade dos buracos µn µp OBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGa Resistividade: capacidade de um material veicular corrente depende:- concentração de portadores (temperatura, dopagem) - mobilidade dos portadores no material Dopantes: átomos com excesso de elétrons ou de buracos dopantes do tipo P: P falta de elétrons exemplo: boro dopantes do tipo N: N excesso de elétrons exemplo: fósforo slide 1.20

21 Transistor MOS Estruturas MOS Metal Óxido de Silício SiO 2 Semicondutor Germânio ou Silício Monocristalino Silício Policristalino CONDUTOR Óxido de Silício SiO 2 ISOLANTE Silício Monocristalino SEMICONDUTOR slide 1.21

22 Transistor N-MOS corte N Silício Policristalino Óxido de Silício N SiO 2 P Silício Monocristalino Difusão N Substrato P planta baixa Poli N slide 1.22

23 Transistor N-MOS Fonte Grade canal Dreno corte N N Difusão N P Substrato P planta baixa N Contato slide 1.23

24 Transistor N-MOS Fonte Grade= 0 V canal aberto Dreno N N Fonte Grade = VCC canal fechado Dreno P Difusão N N N P slide 1.24

25 Transistor P-MOS Fonte Grade= VCC canal aberto Dreno P P Fonte Grade = 0V N canal fechado Dreno Difusão P P P N slide 1.25

26 Inversor (lay-out) VCC canal P canal N Fonte massa P P N N poço P Substrato N Difusão P Difusão N slide 1.26

27 Inversor (seqüência de máscaras) slide 1.27

28 Lógica de Chaves Transistores podem ser vistos como uma chave controlada pelo sinal do gate Uma chave NMOS fecha quando o sinal de controle for VCC (1( lógico) A B E F se F = E AeB A E B F ou B F = E se ou A OBS: : o transistor NMOS passa um 0 forte e um 1 fraco slide 1.28

29 Lógica de Chaves Uma chave PMOS conduz quando o sinal de controle for VSS (0( lógico) A B E F se ou F = E AeB = A B = A + B A E B F F = E se ou. A B = AeB = A B OBS: : o transistor PMOS passa um 0 fraco e um 1 forte slide 1.29

30 Inversor NMOS Equação Lógica: S = E Esquema Lógico Esquema Elétrico NMOS Vcc Transistor N-MOS depleção E E saída S E 0 1 V Terra S 1 0 Transistor N-MOS slide 1.30

31 Porta NAND NMOS Equação Lógica: S = A. B Esquema Lógico : A B A B saída S A B Esquema Elétrico NMOS Vcc Terra S slide 1.31

32 Porta NOR NMOS Equação Lógica: S = A + B Esquema Elétrico NMOS Vcc Esquema Lógico: A B S A S A B saída B Terra slide 1.32

33 Portas CMOS estáticas VDD De Morgan: A + B = A. B E1 E2 E3 pull up Somente PMOS E1 E2 E3 pull down VSS S = f (E1,E2,E3) Somente NMOS = AND = NAND + INV As redes PUP (pull( up) e PDN (pull( down) ) são duais. Portas CMOS somente puderam ser implementadas com a utilização de um poço N para a utilização das portas PMOS. slide 1.33

34 Inversor CMOS Equação Lógica: S = E Esquema Lógico Esquema Elétrico CMOS Vcc V Transistor P E S E 0 1 V Terra S 1 0 Transistor N slide 1.34

35 Inversor CMOS VCC canal P canal N Fonte massa P P N N poço P Substrato N Difusão P Difusão N slide 1.35

36 Porta NAND CMOS Esquema Elétrico CMOS: Equação Lógica: S = A. B Vcc Esquema Lógico : A B S A B S Terra slide 1.36

37 Porta NOR CMOS Equação Lógica: S = A + B Esquema Elétrico CMOS VCC Esquema Lógico: A B S A B S terra slide 1.37

38 Layout do Inversor CMOS E Vcc S metal contato Vcc Difusão P Poço N Saida S = E Polisilicio Difusão N E Terra slide 1.38

39 Porta NAND CMOS de 4 entradas VDD A B C D S VDD A B C D S A B S terra A B C D C D slide 1.39 terra

40 Porta CMOS Complexas SCCG (Static CMOS Complex Gate) VCC Exemplo: C A C D B S B A D S S = A + ( B.(C+D)) A B A lógica l da porta é definida pelos transistores de pull down. C D terra slide 1.40

41 Parte dos slides foram realizados a partir: dos slides elaborados pelo Prof. Jan Rabaey da Universidade de Berkeley, que se encontram na página p relativos ao seu livro Digital Integrated Circuits, Prentice-Hall Hall,, dos s slides elaborados por Neil H. E. Weste relativos ao livro Modern VLSI Design 3ed, Prentice Hall, dos s slides elaborados por Neil H. E. Weste e David Harris relativos ao livro CMOS VLSI Design: A Circuit and System Perspective, Pearson Addison-Wesley. dos slides elaborados pelo Prof. Ricardo Reis da UFRGS. slide 1.41

Documentos relacionados

Transitores CMOS, história e tecnologia

Transitores CMOS, história e tecnologia Fernando Müller da Silva Gustavo Paulo Medeiros da Silva 6 de novembro de 2015 Resumo Este trabalho foi desenvolvido com intuito de compreender a tecnologia utilizada