INF Técnicas Digitais para Computação. Transistor MOS Portas CMOS Portas Complexas Aula 4

Tamanho: px

Começar a partir da página:

Download "INF Técnicas Digitais para Computação. Transistor MOS Portas CMOS Portas Complexas Aula 4"

Felipe Lancastre Castel-Branco
6 Há anos
Visualizações:

INF01 118 Técnicas igitais para Computação

1 INF Técnicas igitais para Computação Transistor MO Portas CMO Portas Complexas Aula 4

2 Transistor MO Estruturas MO Metal Óxido de ilício io 2 emicondutor Germânio ou ilício Monocristalino ilício Policristalino CONUTOR Óxido de ilício io 2 IOLANTE ilício Monocristalino EMICONUTOR

3 Transistor MO 300μm corte N ilício Policristalino (condutor) Óxido de ilício N 0.5μm io 2 (isolante) ilício Monocristalino P (semicondutor) ifusão N ubstrato P planta baixa Poli N 2 Tipos: PMO NMO

4 Transistor NMO Fonte Gate canal reno corte N N gate ifusão N planta baixa N ubstrato P Contato - source, fonte - drain, dreno G - gate, grade

5 Transistor NMO Fonte N Gate= 0 V canal aberto aberto reno N ifusão N Fonte N Transistor NMO Gate = VCC canal fechado fechado reno P N P Funcionamento: através da carga colocada no gate (G), cargas de sentido oposto são atraídas para a interface com o óxido, formando o canal do transistor. e estas cargas forem do mesmo tipo que as cargas presentes nas regiões de fonte () e dreno (), haverá passagem de corrente (I) entre essas regiões através do canal do transistor.

6 Transistor NMO ímbolo: G e G = 0V ( 0 ) Chave aberta (off) G Técnicas igitais e G = 5V ( 1 ) Chave fechada (on) G G = 0V G = 5V N N N N - - ubstrato Tipo P ubstrato Tipo P

7 Transistor PMO ímbolo: G e G = 5V ( 1 ) Chave aberta (off) G Técnicas igitais e G = 0V ( 0 ) Chave fechada (on) G G = 5V G = 0V P P P P + + ubstrato Tipo N ubstrato Tipo N

8 Portas Lógicas básicas Portas XOR/XNOR E INV OR AN A XOR (NOR) (NAN)( (XNOR) E = = + = =... En... En... En... En... En... En E INV AN NAN OR NOR XOR XNOR

9 Portas Lógicas Circuitos CMO Estáticos e Morgan: A + B = A. B E3 entradas E3 V pull up pull down V omente PMO = f (,,E3) omente NMO = AN = NAN + INV A lógica PMO permite conectar o sinal de saída a Vcc (5V), 1 lógico. A lógica NMO permite conectar o sinal de saída a Gnd (0V), 0 lógico. empre um dos caminhos, para Vcc ou Gnd, estão fechados para a saída, conectando a mesma a 5V ou 0V. As redes PUP (pull( up) ) e PN (pull( down) ) são duais nas suas topologias.

10 Portas Lógicas INVEROR CMO E E E = 0V (E = 0 ) Técnicas igitais = 5V ( = 1 ) VCC E GN E = 5V (E = 1 ) = 0V ( = 0 )

11 Portas Lógicas INVEROR CMO Equação: = E Esquema Lógico: Esquema Elétrico CMO ΔV Vcc Transistor P E Tabela Verdade: E E ΔV Terra (GN) Transistor N

12 Portas Lógicas INVEROR CMO VCC canal P canal N Fonte massa P P N N poço P ubstrato N ifusão P ifusão N

13 E VCC metal contato LAYOUT O INVEROR C M O Vcc ifusão P GN aída Polisilício ifusão N E = E Terra

14 Portas Lógicas Porta NAN CMO Técnicas igitais = 0V ica: A AÍA É 0 OMENTE QUANO TOA A ENTRAA FOREM 1, CAO CONTRÁRIO HAVERÁ 1 NA AÍA. CONTRÁRIO A PORTA AN.

15 Portas Lógicas Porta NAN CMO Esquema Elétrico: Equação Lógica: = A. B Vcc Esquema Lógico : A B A B Terra (GN)

16 LAYOUT A NAN C M O metal contato ifusão P Vcc aída Polisilício ifusão N =. Terra

17 Portas Lógicas Porta NOR CMO ímbolo:... En Equação Booleana: = + = En Tabela Verdade: En... En ica: A AÍA É 1 OMENTE QUANO TOA A ENTRAA FOREM 0, CAO CONTRÁRIO HAVERÁ 0 NA AÍA. OU EJA, 1 EM UMA A ENTRAA JÁ GARANTE 0 NA AÍA. CONTRÁRIO A PORTA OR.

18 Portas Lógicas Porta NOR CMO Equação: = A + B Esquema Elétrico CMO VCC Esquema Lógico: A A B B Terra (GN)

19 Portas Lógicas Porta NAN CMO A B C V V A B C A B C terra A B C Terra (GN)

20 Portas CMO Complexas CCG CCG (tatic CMO Complex Gate) Vcc = 5V Técnicas igitais VCC E4 E3 inais de entrada Lógica PMO Lógica NMO inal de saída E3 Gnd = 0V E4 GN

21 Portas Lógicas Portas CMO Complexas CCG CCG (tatic CMO Complex Gate) Exemplo: C VCC A C B B A = A + ( B.(C+)) A B O funcionamento complementar das redes (P e N) é definido pela topologia dual das redes de pull up e de pull down. C Terra (GN)

22 Portas Lógicas Exercício E3 E3 E3 E

23 Portas Lógicas Portas CMO Complexas CCG CCG (tatic CMO Complex Gate) Exemplo: Funções com até 2 transistores em série

Documentos relacionados

Concep o de Circuitos Integrados. 3Portas L gicas

Concep o de Circuitos Integrados 3 L gica de chaves Transistores podem ser vistos como uma chave controlada pelo sinal da grade Uma chave NMO fecha quando o sinal de controle for VCC (1( lógico) F se e