Tecnologias para projeto de CI s Digitais. Tecnologia bipolar. Tecnologia bipolar. Principais tecnologias disponíveis

Tamanho: px

Começar a partir da página:

Download "Tecnologias para projeto de CI s Digitais. Tecnologia bipolar. Tecnologia bipolar. Principais tecnologias disponíveis"

Wagner Caminha Rosa
6 Há anos
Visualizações:

1 Universidade Federal do Paraná etor de Tecnologia epartamento de Engenharia Elétrica Principais tecnologias disponíveis Tecnologias para projeto de CI s igitais Prof. Marlio onfim TE20 Projeto de Circuitos Integrados igitais Abril de 2003 ipolar: utiliza transistores bipolares, diodos e resistores CMO: utiliza apenas transistores PMO e NMO icmo: utiliza transistores bipolares e MO aas: utiliza transistores MEFET, resistores e diodos schottky Tecnologia bipolar TTL:Transistortransistor logic Mais antiga família lógica Alto consumo de potência Transistores operam em corte e saturação : cargas armazenadas na base média velocidade (~0 8 Hz) Níveis lógicos (Vcc=5V): : > 2,5 V 0 : < 0,8V Tecnologia bipolar ECL: Emitter coupled logic aseada em amplificadores diferenciais de múltiplas entradas Transistores operam sempre na região ativa Operam com tensão negativa (5,2V) Alto consumo de potência Circuito complexo Alta velocidade (~0 0 Hz) Níveis lógicos (Vcc=0, Vee=5,2V): : 0,75 V 0 :,60 V =0,85 volt

Tecnologia bipolar ubstrato levemente dopado tipo N forma o Coletor ifusão P sobre o substrato forma a ase ifusão N sobre a ase forma o Emissor Tecnologia CMO CMO: Complementary MetalOxide

(Id 0) aixo consumo de potência Circuito simples => altíssima escala de integração Alta velocidade (~0 9 Hz) Níveis lógicos compatíveis com TTL Tecnologia CMO ilício dopado P forma o ubstrato () do

2 Tecnologia bipolar ubstrato levemente dopado tipo N forma o Coletor ifusão P sobre o substrato forma a ase ifusão N sobre a ase forma o Emissor Tecnologia CMO CMO: Complementary MetalOxide emiconductor 2 transistores são suficientes para a função lógica básica (inversor) O transistor PMO é a carga do NMO e viceversa Em condição estática ( 0 ou ) transistores operam na região de corte (Id 0) aixo consumo de potência Circuito simples => altíssima escala de integração Alta velocidade (~0 9 Hz) Níveis lógicos compatíveis com TTL Tecnologia CMO ilício dopado P forma o ubstrato () do transistor NMO Poço N forma o substrato () do PMO ifusão N define regiões de Fonte () e reno () do NMO e contato de Poço N do PMO ifusão P define regiões de Fonte () e reno () do PMO e contato de ubstrato P do NMO Polisilício define Porta () dos transistores P e N Metal (Al, Cu) interconecta as regiões de, e dos transistores Tecnologia icmo icmo: ipolar CMO Associa as tecnologias CMO (entrada) e bipolar (saída) Alta corrente de saída => cargas externas aixo consumo de potência Alta velocidade (~0 9 Hz) Circuito relativamente complexo Níveis Vdd=5V: : > 2,5 V 0 : < 0,8V 2

3 Tecnologia icmo ilício dopado P com regiões enterradas P e N Transistores PMO e NMO formados em Poços N e P independentes Transistor ipolar NPN formado em Poço N isolado por regiões P ifusões P e N definem regiões de Fonte e reno dos MOFET s e contatos de base e coletor do JT Polisilício define porta dos transistores P e N e emissor do JT Metal (Al, Cu) interconecta as diversas regiões dos transistores Tecnologia aas CFL: irectcoupled FET Logic Transistores MEFET de depleção e enriquecimento 2 transistores são suficientes para a função lógica básica (inversor) O transistor depleção é a carga do enriquecimento Médio consumo de potência Alto custo do aas (~20X o silício) Alta velocidade (~0 0 Hz) Níveis Vdd=2V: : >0,8 V 0 : <0,3 V =0,5 volt Tecnologia aas aas semiisolante forma o ubstrato Fina camada N forma a região do canal do MEFET (a~µm) Camada N define regiões de Fonte () e reno () Corrosão da camada N na região da Porta Metal (Al, Cu) define Porta () e interconecta as regiões de, e dos transistores Tensão aplicada à porta modula região de depleção aas Parâmetro Tecnologia ipolar CMO icmo Tabela comparativa Velocidade de operação 0,5 Hz (TTL) 3Hz (ECL),5Hz 3Hz 0Hz Potência dissipada (por porta) mw 0 mw nw (C) mw (f max ) nw (C) mw (f max ) 0.5 mw Escala de integração (n transistores) Custo (U$/mm 2 ) 0,05 0, 5 3

4 The MO Transistor MO transistors Types and ymbols ate Oxyde ource ate Polysilicon rain FieldOxyde (io 2 ) NMO igital: connected to N p stopper PMO igital: ulk Contact connected to Vdd CROECTION of NMO Transistor Threshold Voltage: Concept CurrentVoltage Relations V t V V I W n V(x) n L x nchannel epletion Region MO transistor and its bias conditions

5 CurrentVoltage Relations Transistor in aturation Cutoff region: V < V T I 0 (leakage) V V > V V T V V T IV Relation A model for manual analysis V = V V T V = 5V V < V T I 0 I (ma) 2 Triode Linear aturation V = 4V V = 3V V = 2V V = V V (V) quare ependence I 0.00 ubthreshold Current 0.0 V T V (V) V (a) I as a function of V (b) I as a function of V (for V = 5V). NMO Enhancement Transistor: W = 00 µm, L = 20 µm

Documentos relacionados

CI's das família TTL e CMOS

Aula 04 CI's das família TTL e CMOS Prof. Tecgº Flávio Murilo 30/04/13 1 Famílias lógicas O que diferencia as famílias lógicas é o material no qual os circuitos integrados são construídos. RTL - Lógica