Transístores MOS. Assuntos. João Canas Ferreira Modelo de funcionamento do transístor MOS. 2 Condensadores intrínsecos

Transcrição

1 Transístores MOS João Canas Ferreira Universidade do Porto Faculdade de Engenharia Assuntos 1 Modelo de funcionamento do transístor MOS 2 Condensadores intrínsecos 3 Correntes de fugas João Canas Ferreira (FEUP) Transístores MOS / 30

2 O que é um transístor? Fonte: [Weste11] Um interrutor controlado por tensão V GS V T R eq V GS G João Canas Ferreira (FEUP) Transístores MOS / 30 Tensão de limiar ( V T = V T0 + γ 2φF + V SB ) 2φ F γ = 2qɛSi N A C ox C ox = ɛ ox t ox (capacidade por unid. área) João Canas Ferreira (FEUP) Transístores MOS / 30

3 Efeito de corpo Fonte: [Rabaey03] João Canas Ferreira (FEUP) Transístores MOS / 30 Transístor de canal longo Curva tensão/corrente (V DD = 2,5 V) Condição de saturação: V DS V GS V T João Canas Ferreira (FEUP) Transístores MOS / 30

4 Modelo para análise manual (1) V GT < 0 (corte) I DS = 0 Definindo: V GT = V GS V T V GT 0, V DS < V GT (zona linear ou resistiva) I DS = k n W L ( ) (V GS V T )V DS V2 DS 2 V GT 0, V DS V T (saturação) G S V GS D I DS = k n 2 W L (V GS V T ) 2 (1 + λv DS ) I D = f(v GS ) Tensão de limiar: ( V T = V T0 + γ 2φF + V SB ) 2φ F k n = µ n C ox µ n : mobilidade dos eletrões β = µ n C ox W L λ: fator de modulação de canal João Canas Ferreira (FEUP) Transístores MOS / 30 Transístor de canal curto João Canas Ferreira (FEUP) Transístores MOS / 30

5 Saturação de velocidade Fonte: [Rabaey03] João Canas Ferreira (FEUP) Transístores MOS / 30 Comparação João Canas Ferreira (FEUP) Transístores MOS / 30

6 Modelo unificado para análise manual (2) Para transístor NMOS: Definindo: V GT = V GS V T V min = min(v GT, V DS, V DSAT ) G V GS V GT 0 I DS = 0 S I D = f(v GS ) D V GT 0 I DS = k n W L ( ) V GT V min V2 min (1 + λv DS ) 2 Tensão de limiar ( V T = V T0 + γ 2φF + V SB ) 2φ F João Canas Ferreira (FEUP) Transístores MOS / 30 Zonas de funcionamento João Canas Ferreira (FEUP) Transístores MOS / 30

7 Transístor PMOS Fonte: [Rabaey03] As variáveis assumem valores negativos Condição de corte: V GT > 0 No modelo de análise manual: V min V max = max(v GT, V DS, V DSAT ) João Canas Ferreira (FEUP) Transístores MOS / 30 Resistência equivalente R on é não-linear, variável com t e depende do ponto de funcionamento Aproximação: valor que leve ao mesmo tempo de descarga de um condensador entre V DD e V DD /2. R eq = 1 t 2 t 1 t2 t 1 R on (t) dt ou R eq 1 2 (R on(t 1 ) + R on (t 2 )) R eq = 1 2 ( ) V DD I DSAT (1 + λv DD ) + V DD /2 I DSAT (1 + λv DD /2) 3 4 V DD I DSAT ( 1 5 ) 6 λv DD João Canas Ferreira (FEUP) Transístores MOS / 30

8 Evolução da resistência equivalente João Canas Ferreira (FEUP) Transístores MOS / 30 Parâmetros para processo de 0,25 µm Parâmetros do modelo unificado V T0 (V) γ ( V) V DSAT (V) k (A/V 2 ) λ (1/V) NMOS 0,43 0,4 0, ,06 PMOS 0,4 0, ,1 Resistência equivalente R eq para W/L=1. (Para outros transístores, dividir R eq por W/L) V DD (V) 1 1,5 2 2,5 NMOS (kω) PMOS (kω) João Canas Ferreira (FEUP) Transístores MOS / 30

9 Condensadores intrínsecos do transístor MOS C GS = C GCS + C GSO C GD = C GCD + C GDO C GB = C GCB C SB = C Sdiff C DB = C Ddiff João Canas Ferreira (FEUP) Transístores MOS / 30 Capacidades da porta C GB = C gate = ɛ ox t ox WL C GSO = C GDO = C ox x d W = C 0 W João Canas Ferreira (FEUP) Transístores MOS / 30

10 Capacidade da porta: regimes de operação Fonte: [Rabaey03] Região C GCB (C gb ) C GCS (C gs ) C GCD (C gd ) Corte C ox WL 0 0 Linear 0 C ox WL/2 C ox WL/2 Saturação 0 (2/3)C ox WL 0 Regiões mais importantes: saturação e corte. João Canas Ferreira (FEUP) Transístores MOS / 30 Comportamento da capacidade da porta João Canas Ferreira (FEUP) Transístores MOS / 30

11 Capacidades de difusão Fonte: [Rabaey03] C diff = C bottom + C sw = C j área + C jsw perímetro C diff = C j L S W + C jsw (2L S + W) João Canas Ferreira (FEUP) Transístores MOS / 30 Capacidade de junção (díodo) Fonte: [Rabaey03] φ 0 = φ T ln( N AN D ) φ T = KT q n 2 i V D : tensão aos terminais da junção pn = 26 mv a 300 K João Canas Ferreira (FEUP) Transístores MOS / 30

12 Linearização da capacidade de junção Substituir uma capacidade nãolinear por uma capacidade equivalente, linear, que movimente a mesma quantidade de carga para a variação de tensão de interesse. C eq = Q j V D = Q j(v high ) Q j (V low ) V high V low = K eq C j0 Manipulando a expressão obtém-se: K eq = φ m [ 0 (φ0 V high ) 1 m (φ 0 V low ) 1 m] (V high V low )(1 m) João Canas Ferreira (FEUP) Transístores MOS / 30 Parâmetros capacitivos para processo de 0,25 µm C ox C O C j0 m j φ b (ff/µm 2 ) (ff/µm) (ff/µm 2 ) (V) NMOS 6 0,31 2 0,5 0,9 PMOS 6 0,27 1,9 0,48 0,9 C jsw0 m jsw φ bsw (ff/µm) (V) NMOS 0,28 0,44 0,9 PMOS 0,22 0,32 0,9 João Canas Ferreira (FEUP) Transístores MOS / 30

13 Origens das correntes de fugas Transístor em OFF apresenta pequenas correntes Origem: 1 I DS 0 para V GS < V T (substhreshold current) 2 corrente entre porta e substrato (através do isolante da porta) 3 corrente de fugas das junções fonte/substrato e dreno/substrato Fonte: [Weste11] João Canas Ferreira (FEUP) Transístores MOS / 30 Exemplo: curva I-V para processo 65 nm Fonte: [Weste11] João Canas Ferreira (FEUP) Transístores MOS / 30

14 Corrente fonte/dreno A corrente neste regime é dada por: ( ) I DS = I DS0 e V GS V T +ηv DS nv T 1 e V DS V T n: parâmetro dependente do processo (valor típico: 1,3 1,7) η: coeficiente usado para modelar o efeito do campo elétrico criado por V DS sobre V T (DIBL = drain-induced barrier lowering): V T = V T0 ηv DS I DS0 : corrente no limiar (geralmente obtida por simulação/medida) 1,8: valor empírico I DS0 = β V T 2 e 1,8 A evolução da corrente é caraterizada pelo declive S: S = [ ] d log10 (I DS ) 1 = nv T ln(10) dv GS João Canas Ferreira (FEUP) Transístores MOS / 30 Corrente porta/substrato Origem: efeito de túnel direto (efeito quântico) [afeta muito mais nmos] A corrente de fugas pode ser estimada por: I G = WA ( VDD t ox A e B são constantes ligadas à tecnologia. ) 2 e B t ox V DD Fonte: [Weste11] João Canas Ferreira (FEUP) Transístores MOS / 30

15 Correntes de fugas das junções Fonte: [Weste11] Junções contra-polarizadas: corrente de fugas 0,1 0,01 fa/µm 2 Para concentrações de dopantes elevadas (fonte ou dreno) podem ganhar importância vários mecanismos: band-to-band tunneling (BTBT) provoca uma corrente de fugas junto da parede lateral para a zona do canal (maior concentração de dopante); gate-induced drain leakage (GIDL): ocorre quando a porta se sobrepõe ao dreno (com tensão de dreno alta e tensão de porta baixa). Apenas importante quando tensão de porta vem abaixo de 0 (nmos) [numa tentativa de reduzir corrente de fugas I DS ]. João Canas Ferreira (FEUP) Transístores MOS / 30 Referências As figuras usadas provêm dos seguintes livros: Rabaey03 J. M. Rabaey et al, Digital Integrated Circuits, 2ª edição,prentice Hall, Weste11 N. Weste, D. Harris, CMOS VLSI Design, 4ª edição, Pearson Education, João Canas Ferreira (FEUP) Transístores MOS / 30