Dispositivos de Chaveamento

Tamanho: px

Começar a partir da página:

Download "Dispositivos de Chaveamento"

Maria de Fátima Flores Ribeiro
5 Há anos
Visualizações:

1 Dispositivos de Chaveamento Raul Queiroz Feitosa Objetivo Ilustrar os conceitos, a estrutura e o comportamento dos circuitos lógicos que realizam as funções de chaveamento. 2 1

2 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 3 Introdução Realização de sistemas digitais em 2 níveis: 1. Nível lógico: baseado em componentes primitivos, chamados portas. independe do nível de circuito agiliza o projeto (permite abstração dos detalhes do nível de circuito) 2. Nível de circuito: corresponde à realização física. certas características neste nível que determinam se a rede de portas é fisicamente realizável 4 2

3 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 5 Representação variáveis binárias Estados 0 e 1 representados por sinais elétricos (tensões, correntes, carga elétrica, etc): Exemplo: CMOS 3.3V 3,3 V 2,0V 0,8 V 0,6 V V Hmin V Lmax V Lmin Tensões Região V H Região Proibida Região V L lógica positiva 1 0 lógica negativa

4 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 7 Chaves tipo n e tipo p V CA V Th C porta resistência entre A e B muito baixa: chave FECHADA (ligada) resistência entre A e B muito alta: chave ABERTA (desligada) A C dreno fonte chave tipo n V CA B ns A V BC V Tp resistência entre A e B muito baixa: chave FECHADA (ligada) resistência entre A e B muito alta: chave ABERTA (desligada) transistor nmos símbolo lógico transistor pmos símbolo lógico B B B B C porta A dreno fonte C porta A V BC C dreno fonte chave tipo p B ps A C porta A dreno fonte 8 4

5 Exemplo Porta NOT V DD v out ps fechada ns aberta ps aberta ns fechada x z V DD v in v out V in Terra (0V) V Tn V DD -V Tp V TDD v in V H V L v out V L V H x z x 1 0 z Exemplos NAND NOR AND OR x y z x y z x z x z y y x y z z z z

6 Exemplos XOR NOTXOR x z x z y y x y z z Exemplos Portas complexas AND-OR-INVERT OR-AND-INVERT u v z u v z x y x y z = ( uv + xy ) z = ( u+v ) ( x+y ) 12 6

7 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 13 Retardo de propagação É o tempo entre pontos pré-definidos (normalmente 50%) nos sinais de entrada e seu efeito na saída. x z ENTRADA alto baixo 50% 50% alto SAÍDA baixo 50% 50% Retardo de propagação de alto para baixo t phl t plh Retardo de propagação de baixo para alto 14 7

8 Tempo de Transição É o tempo para que um sinal se modifique entre pontos pré-definidos (normalmente 10% e 90%) durante uma transição). alto 10% baixo 90% 90% 10% Retardo de subida t r t f Retardo de descida 15 Efeito da carga O número de entradas ligadas a uma saída numa rede lógica afetam os níveis (carga estática - R in ) e os tempos do sinal na saída (carga dinâmica - C in ). Circuito equivalente para a entrada de uma porta porta I in v in C in R in 16 8

9 Efeito da carga A carga total aplicada a uma saída é a combinação das cargas de todas as cargas de entrada a ele conectadas. V DD x z I in I in v in v out C in R Cin in R in... Terra (0V) Para saída alta, quanto maior o número de entradas, menor v out (carga estática) e maior o tempo de propagação t p (carga dinâmica). Análogo para saída baixa. 17 Efeito da carga sobre propagação ENTRADA alto baixo SAÍDA alto baixo carga B carga A t phl para carga A t phl para carga B 18 9

10 Cálculo do tempo de propagação Procedimento: 1. Uma unidade de carga-padrão é definida para a família (normalmente NOT) 2. A carga das entradas de porta é dada em termos desta unidade, é o chamado fator de carga da entrada (I) 3. A carga total de uma saída (L) é a soma dos fatores de carga de todas as entradas conectadas àquela saída. 19 Cálculo do tempo de propagação Procedimento: 4. As características de tempo da saída de porta são dadas em termos desta carga total. Normalmente os retardos de propagação dependem linearmente desta carga, p.ex.: t plh = 0,10 + 0,04 L ns porta 1 Carga total (L) = porta 2 porta 3 porta 4 porta

11 Fanout, fanin Fator de fanout: É a carga máxima tolerável a ser aplicada a uma saída lógica demodo que os tempos de propagação sejam aceitáveis. É normalmente definido em termos de números de carga padrão (p.ex., 12). Fanin: Porta AND com fanin = 3 É o número de entradas de uma porta. Quanto maior, menor a diferença entre as tensões alta e baixa e maiores os tempos de propagação. 21 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 22 11

12 Margem de Ruído Para tolerar ruído é fundamental que as faixas de tensão para entrada e saída difiram. Níveis de saída Níveis de entrada V Hmin (SAÍDA) V Lmax (SAÍDA) V Hmin (ENTRADA) V Lmax (ENTRADA) Região Proibida 23 Retardo-Potência Normalmente, o aumento da velocidade (redução dos retardos) vem acompanhado de uma aumento de potência dissipada. O produto retardo-potência tem sido uma métrica de qualidade de famílias de CIs Por exemplo, CMOS tem alta resistência nas entradas das portas, e quase toda a potência é dissipada na transição dos sinais; esta vantagem diminui com aumento da freqüência

13 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 25 Barramento É um sistema de condutores inteiramente passivos que levam sinais para diversos dispositivos de entrada. CPU MEMÓRIA E/S Barramento O nível de tensão em um condutor do barramento pode ser determinado por no máximo uma de um conjunto de saídas

14 Buffer de três estados Se mais de uma saída coloca tensão no barramento, pode ocorrer um curto circuito. Por exemplo, V DD V DD x 1 =1 off on x 2 =0 on off um condutor do barramento 27 Buffer de três estados No buffer de três estados a saída pode assumir os valores 0, 1 e alta impedância. e x z símbolo módulo V 0 DD off módulo 1 x 0 e 0 x 1 e 1 z= x, se e=1 Z, se e=0 função off no terceiro estado ambos os transistores de saída ficam desligados e n módulo x n n No máximo um tem e i =

15 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 29 Evolução # transistores período ~10 Nível de integração SSI MSI LSI VLSI > ULSI Funções típicas Portas, flip-flops Somadores, contadores, registradores ROMs, PLAs, memórias pequenas Memórias grandes, microprocessadores 30 15

16 A lei de Moore O número de transistores num chip dobrará a cada ano. Na realidade, a partir de 1970, o número tem dobrado mais ou menos a cada 18 meses. Gordon Moore- Co-fundador da Intel 31 Crescimento da Densidade 1 bilhão Transistores por chip 32 16

17 Conteúdo Introdução Representação de variáveis binárias Portas CMOS Efeito da Carga Margem de Ruído Barramentos Drivers de três estados Evolução 33 Pastilha de silício pino Fio chip até o pino Chip encapsulado 34 17

18 Placa de Circuito Impresso conector Backplane com conectores e fiação ventuinhas Fonte Gabinete com racks de placas de ciruito impresso e equipamento auxiliar 35 Pastilha de Silício 36 18

19 Conexão do chip aos pinos 37 Circuito encapsulado 38 19

20 Placa de Circuito Impresso 39 Backplane 40 20

21 Rack 41 Exercicios Exercício 1:Determine os retardos de propagação referentes a uma porta NOR que tem os formatos de onda de entra e saída descritos abaixo. x y z tempo 42 21

22 Exercicios Exercício 2:Em relação a determinada porta, os retardos de propagação são dados pela expressão t phl =0,43 + 0,15 L (ns) t plh =0,35 + 0,25 L (ns) Mostre um par de formas de onda possível para L =1 e para L = Exercicios Exercício 3:Determine os tempos de subida e descida do diagrama de tempo descrito abaixo. cada marca: 0,25 ns tempo 44 22

23 Exercicios Exercício 4:Determine as margens de ruído referentes à porta com as seguintes faixas de tensão: a < V H (ENTRADA) b c < V L (ENTRADA) d e < V H (SAÍDA) f g < V L (SAÍDA) h 45 Dispositivos de Chaveamento Fim 46 23

Documentos relacionados

13 CIRCUITOS DIGITAIS MOS

13 CIRCUITOS DIGITAIS MOS 13.1. CONCEITOS BÁSICOS 13.1.1. Tecnologias de CIs Digitais e Famílias de Circuitos Lógicos Cada família é fabricada com uma mesma tecnologia, possui a mesma estrutura e oferece