ARQUITETURA DE COMPUTADORES. Nível da Lógica Digital. Prof.: Agostinho S. Riofrio

Tamanho: px

Começar a partir da página:

Download "ARQUITETURA DE COMPUTADORES. Nível da Lógica Digital. Prof.: Agostinho S. Riofrio"

Fábio Sousa Antunes
5 Há anos
Visualizações:

1 ARQUITETURA DE COMPUTADORES Nível da Lógica Digital Prof.: Agostinho S. Riofrio

2 Agenda 1. Portas Lógicas 2. Algebra de Boole 3. Equivalencia de circuitos 4. Circuitos Lógicos Digitais 5. Relógio 6. Memória 7. Processadores 8. Barramentos 9. Pentium IV

3 Portas Lógicas (a) Inversor com transistor. (b) Porta NAND. (c) Porta NOR.

4 Portas Lógicas Símbolos e comportamento funcional das cinco portas básicas.

5 Algebra Booleana (a) Tabela-verdade para a função majoritária de três variáveis. (b) Um circuito que implementa a função descrita em (a).

6 Equivalência de Circuitos Construção de portas (a) NOT, (b) AND, e (c) OR, usando somente portas NAND ou somente portas NOR.

7 Equivalência de Circuitos Duas funções equivalentes (a) AB + AC, (b) A(B + C).

8 Equivalência de Circuitos Algumas identidades da álgebra Booleana.

9 Equivalência de Circuitos (a) Tabela-verdade para a função XOR. (b-d) Três circuitos para calcular essa tabela.

10 Circuitos Integrado Chip SSI que contém quatro portas.

11 Circuitos Lógicos Digitais Multiplexadores Decodificadores Comparadores PLA Deslocadores Somadores ULAs

12 Multiplexador de 8 entradas

13 Decodificador de 3 para 8

14 Comparador de 4 bits

15 Arranjos Lógicos Programáveis (PLA)

16 Deslocador esquerda/direita de 1 bit

17 Somador (a) Tabela-verdade para adição de 1 bit. (b) Circuito para um meio-somador.

18 Somador Completo (a) Tabela-verdade para um somador completo. (b) Circuito para um somador completo.

19 ALU de 1 bit

20 ALU de 8 bits Oito segmentos de ALU de 1 bit conectados para formar uma ALU de 8 bits. Os sinais de habilitação e de inversão não são mostrados por simplicidade.

21 Relógio (a) Relógio. (b) Diagrama de temporização para o relógio. (c) Geração de um relógio assimétrico.

22 Latch (Memória de 1 bit) (a) Latch NOR no estado 0. (b) Latch NOR no estado 1. (c) Tabela-verdade para NOR.

23 Flip-flop D com Relógio

24 Flip-flop D

25 Memória 4 x 3 (diagrama)

26 Memória 4 x 3 (funcionamento do buffer) (a) Buffer não inversor. (b) Efeito de (a) quando o controle está alto. (c) Efeito de (a) quando o controle está baixo. (d) Buffer inversor.

27 Chips de Memória

28 Memória Tipos de memória: RAM (random access memory): permite leitura e escrita; voláteis. Estáticas (SRAM): flip-flop; tempo de acesso pequeno; usadas como memória cache de nível 2. Dinâmicas (DRAM): capacitores (refresh); interface mais complexa; alta capacidade de armazenamento; memória principal; tempo de acesso maior.

29 Memória

30 Memória Tipos de memória: ROM (read only memory): não pode ser modificada nem apagada; gravação na fabricação; mais baratas que as RAM. PROM (programmable ROM): facilitar o desenvolvimento baseado em ROM; programável uma única vez.

31 Memória Tipos de memória: ROM: EPROM (erasable PROM): permite reprogramação. EEPROM (electrically EPROM): regravação usando impulsos elétricos; mais lentas, menores e mais caras. Flash

32 Processadores Pinagem lógica de uma CPU genérica. As setas indicam sinais de entrada e sinais de saída. Os segmentos de reta diagonal indicam que são utilizados vários pinos. Há um número que indica quantos são os pinos para uma CPU específica.

33 Barramentos

34 Barramentos Conceitos: Barramento: caminho elétrico que interliga os diversos dispositivos Protocolo de barramento: conjunto de regras que especificam o funcionamento do barramento (especificações elétricas e mecânicas) Dispositivos ativos (mestres): comandam transferências pelo barramento Dispositivos passivos (escravos): aguardam solicitações de serviço

35 Barramentos Exemplos de mestres e escravos de barramentos.

36 Barramentos Elementos acessórios: Alimentador do barramento (driver) Receptor do barramento Largura do barramento: Endereço: capacidade de endereçamento x custo, compactabilidade, etc. Dados: aumento de velocidade x crescimento do número de vias Expansão do sistema

37 Barramentos Largura do barramento: Barramento multiplexado: Mesmas vias para Endereço e Dados Início da operação com barramento: Endereço Segunda etapa: Dados Vantagens: reduz largura física e custo do barramento Desvantagens: diminuição da velocidade

38 Barramentos Crescimento de um barramento de endereço ao longo do tempo.

39 Barramentos Barramento síncrono: Uma das linhas: oscilador a cristal (clock) Atividades do barramento: ciclos do barramento Barramento assíncrono: Não há linha de clock Ciclos diferentes para diferentes pares de dispositivos Conjunto heterogêneo de dispositivos

40 Barramento Síncrono Temporização de leitura em um barramento síncrono.

41 Barramento Síncrono Especificação de alguns tempos críticos.

42 Barramento Assíncrono Operação de um barramento assíncrono.

43 Arbitragem do Barramento (a) Árbitro de barramento centralizado de um nível usando encadeamento em série (daisy chaining). (b) O mesmo árbitro usando dois níveis.

44 Operações de Barramento

45 Barramentos Operações no Barramento: Acesso em sistemas multiprocessados (ler/modificar/escrever sem liberar o barramento) Tratamento de interrupções:

46 Pentium IV

47 Pentium IV Pinagem Lógica Pinagem lógica do Pentium 4. Nomes em letras maiúsculas são nomes oficiais usados pela Intel para sinais individuais. Nomes em maiúsculas e minúsculas são grupos de sinais relacionados ou descrições de sinais.

48 Pipeline no barramento de memória Requisições com paralelismo no barramento de memória do Pentium 4.

49 REFERÊNCIAS BIBLIOGRÁFICAS [1] TANEMBAUM, Andrew S. Organização Estruturada de Computadores. Quinta Edição. Editora Pearson Prentice Hall, São Paulo, [2] HENNESSY, John L.; Patterson, David A.; Organização e Projeto de Computadores 2ª Edição 2000; ED LTC. [3] MONTEIRO, M. A. Introdução à organização de computadores. Quarta Edição. Editora LTC, Rio de Janeiro, 2002.

Documentos relacionados

William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 5 Memória interna

William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 5 Memória interna Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Tipos de memória de semicondutor slide