Circuitos CMOS dinâmicos

Tamanho: px

Começar a partir da página:

Download "Circuitos CMOS dinâmicos"

Zilda Marreiro
5 Há anos
Visualizações:

1 Circuitos CMOS dinâmicos João Canas Ferreira FEUP/DEEC Dezembro de 2007 Tópicos de Projecto de Circuitos VLSI VLSI Circuitos dinâmicos 1

2 Conteúdo Características fundamentais de circuitos dinâmicos Aspectos do projecto de circuitos lógicos dinâmicos Outras famílias de circuitos dinâmicos Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, 2ª ed, Prentice Hall VLSI Circuitos dinâmicos 2

3 Porta dinâmica Out Out In 1 In 2 In 3 PDN C L A B C Funcionamento em duas fase Pré carga (CLK = 0) Avaliação (CLK = 1) VLSI Circuitos dinâmicos 3

4 Porta dinâmica In 1 In 2 In 3 PDN C L Out A B off on 1 Out ((AB)+C) C off on VLSI Circuitos dinâmicos 4

5 Condições de saída Após ter sido descarregada, uma saída não pode ser carregada de novo antes do ciclo seguinte de précarga. As entradas apenas devem fazer apenas uma transição por fase de avaliação. Saída pode estar em alta impedância durante a avaliação, estado permanece armazenado em C L. VLSI Circuitos dinâmicos 5

6 Propriedades de portas dinâmicas Função lógica implementada apenas por rede PDN. Amplitude total (full swing) Níveis lógicos não dependem do dimensionamento dos transístores Comutação rápida: 1. menor capacidade de entrada 2. menor capacidade de saída 3. toda a corrente de pull down é dedicada à descarga de CL Não existe nunca um percurso entre V DD e Gnd Ausência de glitches (apenas um transição de saída por ciclo) Consumo de potência geralmente superior ao de CMOS estático 1. Carga extra sobre o sinal de CLK 2. Maior actividade de transição de sinais 3. Evitar o efeito das fugas de corrente pode permitir curto circuito temporário Rede PDN é activada logo que sinais de entrada sobem acima de V tn V M =V IH =V IL =V tn (NM L reduzido!) Necessitam de relógio de pré carga VLSI Circuitos dinâmicos 6

7 Exemplo: Porta NAND de 4 entradas V OH V OL V M NM H NM L t phl t plh t pre 2.5 V 0 V V TN 2.5 V TN V TN 110 ps 0 ps 83 ps VLSI Circuitos dinâmicos 7

8 Conteúdo Características fundamentais de circuitos dinâmicos Aspectos do projecto de circuitos lógicos dinâmicos Outras famílias de circuitos dinâmicos VLSI Circuitos dinâmicos 8

9 Efeito de glitches de entrada VLSI Circuitos dinâmicos 9

10 Fuga de carga CLK Out A C L V Out Evaluate Precharge Leakage sources Componente dominante: corrente sub limiar VLSI Circuitos dinâmicos 10

11 Compensar a fuga de carga Keeper M kp A B C L Out Abordagem semelhante à utilização de transístor de restauro em PTL. "Keeper" deve ter resistência elevada. VLSI Circuitos dinâmicos 11

12 Partilha de carga A C L Out Carga armazenada em C L é redistribuída (partilhada) entre C L e B=0 C A C A, o que diminui a C B robustez da porta lógica. VLSI Circuitos dinâmicos 12

13 Exemplo de partilha de carga V DD case 1) if V out < V Tn Out C L V DD = C L V out t + C a V DD V Tn V X A M a X C L V out or = V out t V DD = C a V C DD V Tn V X L B 0 M b C a case 2) if V out > V Tn C b C a V out V = DD C a + C L Condição "fronteira": C a V tn = C L V DD V tn VLSI Circuitos dinâmicos 13

14 Partilha de carga: solução M kp Out A B Pré carga dos nós internos através de transístor controlado pelo relógio. Aumento de área e consumo de potência. VLSI Circuitos dinâmicos 14

15 Acoplamento de backgate A=0 C L1 Out1 =1 C L2 Out2 =0 In B=0 Porta NAND dinâmica Porta NAND estática VLSI Circuitos dinâmicos 15

16 Efeito do acoplamento Voltage Out1 In Out2 Time, ns VLSI Circuitos dinâmicos 16

17 Acoplamento de relógio (Clock feedthrough) A B C L Out Ligação entre Out e entrada do dispositivo de pré carga devido à capacidade existente entre porta e dreno. A saída pode subir acima de V DD. VLSI Circuitos dinâmicos 17

18 Exemplo de clock feedthrough VLSI Circuitos dinâmicos 18

19 Cadeias de portas dinâmicas V In Out1 Out2 In Out1 V Tn Out2 V t Apenas permitidas transições 0 1 nas entradas. VLSI Circuitos dinâmicos 19

20 Conteúdo Características fundamentais de circuitos dinâmicos Aspectos do projecto de circuitos lógicos dinâmicos Outras famílias de circuitos dinâmicos VLSI Circuitos dinâmicos 20

21 Circuitos dominó In 1 In 2 PDN Out In 4 M kp PDN Out2 In 3 In 5 Apenas implementa circuitos não inversores Elevada velocidade 1. inversor não precisa de ser simétrico (apenas transição L H) 2. capacidade de entrada reduzia (baixo esforço lógico) VLSI Circuitos dinâmicos 21

22 Projecto de circuitos dominó VDD Mp VDD Out1 Mp VDD Mr Out2 In 1 In 2 PDN In 3 PDN In 4 Pode ser eliminado. Me Me Entradas a 0 durante a pré carga. VLSI Circuitos dinâmicos 22

23 np CMOS In Out1 In 4 PUN In 2 In 3 PDN In Out2 (to PDN) Apenas transições 0 1 nas entradas de PDN. Apenas transições 1 0 nas entradas PUN. VLSI Circuitos dinâmicos 23

Documentos relacionados

Circuitos CMOS dinâmicos

Circuitos CMOS dinâmicos João Canas Ferreira FEUP/DEEC Maio de 2008 Tópicos de Projecto de Circuitos VLSI Conteúdo Características fundamentais de circuitos dinâmicos Aspectos do projecto de circuitos