Inversores CMOS. Assuntos. João Canas Ferreira. Março de Comportamento estático. 2 Comportamento dinâmico. 3 Cadeias de inversores

Tamanho: px

Começar a partir da página:

Download "Inversores CMOS. Assuntos. João Canas Ferreira. Março de Comportamento estático. 2 Comportamento dinâmico. 3 Cadeias de inversores"

Suzana Bicalho Pacheco
5 Há anos
Visualizações:

1 Inversores CMOS João Canas Ferreira Universidade do Porto Faculdade de Engenharia Março de 2012 Assuntos 1 Comportamento estático 2 Comportamento dinâmico 3 Cadeias de inversores João Canas Ferreira (FEUP Inversores CMOS Março de / 31

O inversor CMOS João Canas Ferreira (FEUP Inversores CMOS Março de 2012 3 / 31 Análise de primeira

2 O inversor CMOS João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Análise de primeira ordem V OL = 0 V OH = V DD V M = f (R n, R p João Canas Ferreira (FEUP Inversores CMOS Março de / 31

3 Construção da caraterística de transferência (1/2 João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Construção da caraterística de transferência (2/2 João Canas Ferreira (FEUP Inversores CMOS Março de / 31

4 Curva de transferência do inversor CMOS João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Operação do inversor CMOS Resumo das zonas de operação Condição pmos nmos A 0 V in < V Tn linear corte B V Tn V in < V DD /2 linear saturação C V in = V DD /2 saturação saturação D V DD /2 < V in V DD V Tp saturação linear E V in > V DD V Tp corte linear I DD = I DSp = I DSn Fonte: [Weste11] João Canas Ferreira (FEUP Inversores CMOS Março de / 31

5 Determinação do ponto de comutação V M Condição para determinar V M ignorando modulação de canal: ( k n V DSATn V M V Tn V ( DSATn + k p V DSATp V M V DD V Tp V DSATp 2 2 Resolvendo para V M : ( ( V Tn + V DSATn 2 + r V DD + V Tp + V DSATp 2 V M = 1 + r = 0 em que r = k pv DSATp k n V DSATn Para valores elevados de V DD tem-se: V M r V DD 1 + r João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Ganho g do inversor É necessário tomar em conta a modulação de canal. g = 1 k n V DSATn + k p V DSATp I DS (V M λ n λ p g 1 + r (V M V Tn V DSATn /2(λ n λ p João Canas Ferreira (FEUP Inversores CMOS Março de / 31

6 Determinação de V IH e V IL Usando o modelo simplificada da curva de transferência: V IH V IL = V OH V OL g = V DD g V IH = V M V M g V IL = V M + V DD V M g NM H = V DD V IH NM L = V IL João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Assuntos 1 Comportamento estático 2 Comportamento dinâmico 3 Cadeias de inversores João Canas Ferreira (FEUP Inversores CMOS Março de / 31

7 Atraso de propagação: fonte de corrente Corrente média calculada como o valor médio (para V GS = V DD de: 1 I DS (V DS = V DD [saturação] 2 I DS (V DS =V DD /2 [linear] com t phl 1 2 C L V swing I med C L k n V DD I med = k n 2 (V DD V Tn 2 (aproximação de canal longo João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Atraso de propagação: resistência equivalente t phl = f(r eqn, C L t phl = 0,69 R eqn C L t plh = f(r eqp, C L t plh = 0,69 R eqp C L João Canas Ferreira (FEUP Inversores CMOS Março de / 31

8 Cálculo de t phl Resistência média para a variação de V DS (=V out entre V DD e V DD /2 R eq = 1 VDD V DD /2 V DD /2 V I DSAT (1 + λv dv Simplificando R eq 3 4 V DD I DSAT ( λv DD (aproximação ligeiramente diferente da apresentada anteriormente com I DSAT = k W L ( (V DD V T V DSAT V2 DSAT 2 Para t phl : t phl = ln(2r eqn C L = 0,69R eqn C L João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Resposta transitória (simulação t p = 0,69 C L R eqn + R eqp 2 João Canas Ferreira (FEUP Inversores CMOS Março de / 31

9 Tempo de propagação em função de V DD Usando λ = 0: t phl = 0,69 4 C L V DD C L V DD = 0,52 3 I DSATn (W/L n k nv DSATn (V DD V Tn V DSATn /2 (pontos a vermelho no gráfico Simplificando ainda mais: atraso independente de V DD C L t phl 0,52 (W/L n k nv DSATn João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Dimensões do inversor mais rápido Alargar pmos beneficia t plh mas degrada t phl. (Porquê? Cenário: inversor 1 ataca inversor 2 de iguais dimensões. Dimensões ótimas? β = (W/L p = W p L n = W p (W/L n W n L p W n ( C w β opt = r 1 + C dn1 + C gn2 r: razão das resistências equivalentes de transístores das mesmas dimensões r = R eqp /R eqn Ignorando a capacidade da pista: β opt r João Canas Ferreira (FEUP Inversores CMOS Março de / 31

10 Determinação do β ótimo Capacidade de carga do inversor 1 (que ataca inversor 2, igual: capacidades de dreno dos transístores do inversor 1 + capacidade de porta dos transístores do inversor 2 + capacidade da pista C L = (C dp1 + C dn1 + (C gp2 + C gn2 + C w Assumindo: C dp1 βc dn1 e C gp2 βc gn2 t p = 0,69 2 ( ( (1 + β(cdn1 + C gn2 + C w R eqn + R eqp β t p = 0,345 ( ( (1 + β(c dn1 + C gn2 + C w Reqn 1 + r β Para determinar β ótimo: δt p δβ = 0 João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Influência do tempo de subida da entrada t r : tempo de subida da forma de onda de entrada (10 % 90 % Fórmula empírica: t phl = tphl(step 2 + (t r/2 2 João Canas Ferreira (FEUP Inversores CMOS Março de / 31

11 Assuntos 1 Comportamento estático 2 Comportamento dinâmico 3 Cadeias de inversores João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Cadeia de inversores Avaliação do atraso de propagação inserido em circuito Dado C L Número de andares ótimo para minimizar tempo de propagação? Como dimensionar os inversores? Determinar valores de W, com L = L min João Canas Ferreira (FEUP Inversores CMOS Março de / 31

12 Carga capacitiva do inversor Assumir inversor equilibrado: cadeias de pull-up e pull-down de iguais caraterísticas resistências aproximadamente iguais: R eqn = R eqp tempos de subida/descida aproximadamente iguais: t phl = t plh Rearranjando: t p = 0,69R eq (C int + C ext t p = 0,69R eq C int ( 1 + C ext C int C int capacidade intrínseca ( = t p0 1 + C ext C int C ext capacidade extrínseca: pistas e portas de outros transístores (fan-out t p0 atraso intrínseco (sem carga João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Relação entre tempo de propagação e dimensões Situação: inversor aumento de fator S: (largura W S W ref transístor mínimo equilibrado é o transístor de referência Então: Para inversor S vezes maior: C int = S C intref e R eq = R eqref S t p = 0,69 R ( eqref S (S C intref 1 + t p = 0,69 R eqref C intref (1 + C ext S C intref t p0 é independente das dimensões do inversor C ext S C intref = t p0 ( 1 + C ext S C intref João Canas Ferreira (FEUP Inversores CMOS Março de / 31

13 Fanout efetivo Parâmetro tecnológico γ: C int = γ C gin Atualmente: γ 1 Fan-out efetivo f = C L C gin O atraso de propagação é uma função linear do fan-out efetivo ( t p = t p0 1 + C ( ext = t p0 1 + f γ C gin γ João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Dimensionamento para número fixo de inversores Para uma cadeia de N inversores: Equação do atraso tem N 1 incógnitas: C gin,2 a C gin,n Para achar o atraso mínimo: 1 determinar N 1 derivadas parciais em ordem a cada uma das incógnitas; 2 igualar todas as derivadas parciais a zero. Resultado: C gin,j+1 C gin,j C gin,j = = C gin,j C gin,j-1 C gin,j-1 C gin,j+1 Tamanho de cada inversor é a média geométrica dos vizinhos; Cada andar tem o mesmo fan-out efetivo; Cada andar tem o mesmo atraso. João Canas Ferreira (FEUP Inversores CMOS Março de / 31

14 Atraso mínimo e número de andares Na situação ótima: Cada andar tem o mesmo fan-out efetivo f f = S, o fator de escala entre dois andares vizinhos Para uma cadeia de N inversores: C f = N L = N F C gin,1 F é o fan-out efetivo global. O atraso mínimo pode ser calculado sem dimensionar os andares: N F t p = N t p0 (1 + γ João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Número ótimo de andares Problema: Dados C L e C in = C gin,1, determinar o melhor f. C L = F C in = f N C in com N = ln F lnf Diferenciar expressão de t p em ordem a N e igualar a zero. Resultado: γ + N N F ln(f F = 0 N Equivalentemente: f = e (1+γ/f Para γ = 0, a solução é fácil: f = e, logo N = ln(f Para γ 0, resolver numericamente (iterativamente. João Canas Ferreira (FEUP Inversores CMOS Março de / 31

15 Fanout efetivo ótimo (gráfico fopt γ Para γ = 1, tem-se f opt = 3,6. Daqui pode-se determinar N. Valor comum: f = 4. João Canas Ferreira (FEUP Inversores CMOS Março de / 31 Exemplo: Comparação de tempos de propagação Dimensionamento ótimo para N andares: ( t p = N 1 + t p0 N F γ Tabela de t p /t p0 para valores de F (dimensionamento ótimo para N indicado: F N = 1 N = 2 Cadeia ótima ,3 8, , , ,1 João Canas Ferreira (FEUP Inversores CMOS Março de / 31

16 Referências As figuras usadas provêm dos seguintes livros: Rabaey03 J. M. Rabaey et al, Digital Integrated Circuits, 2ª edição,prentice Hall, Weste11 N. Weste, D. Harris, CMOS VLSI Design, 4ª edição, Pearson Education, João Canas Ferreira (FEUP Inversores CMOS Março de / 31

Documentos relacionados

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05 Portas Lógicas CMOS Projecto de Circuitos VLSI FEUP/LEEC 2004/05 baseado em: Digital Integrated Circuits (2ª ed.), J. A. Rabaey A. Chandrakhasan, B. Nikolic Portas lógicas CMOS 1 O inversor CMOS V DD N