Caracterização de Portas Lógicas

Transcrição

1 Caracterização de Portas Lógicas Versão Caracterização Elétrica e Temporal 1.1. Portas Lógicas e Circuitos Integrados Digitais As funções lógicas podem ser implementadas de maneiras diversas, sendo que no passado, circuitos com relés e válvulas a vácuo foram utilizados na execução destas funções. Atualmente, circuitos integrados (CIs) digitais funcionam como portas lógicas. Esses CIs contêm circuitos formados por resistores, diodos e transistores miniaturizados, diferenciando-se dos circuitos integrados ditos analógicos pelo fato de que nos digitais os transistores só possuem dois modos estáveis de operação (corte e saturação), ficando muito pouco tempo nas regiões de transição. Dizemos, idealmente, que os transistores operam como chaves. Um tipo popular de CI digital é ilustrado na Figura 1.1. Este modelo de invólucro é denominado encapsulamento em linha dupla (dual-in-line package - DIP) pelos fabricantes de CIs. Este CI particular seria então chamado circuito integrado DIP de 14 terminais (ou 14 pinos). O mesmo CI é, em geral, oferecido comercialmente em vários tipos de empacotamento, cada um mais adequado a um tipo de montagem mecânica ou ambiente de utilização, a critério do projetista que o utiliza. Além disso, cada empacotamento possui determinadas características com relação à dissipação de calor. Figura Circuito integrado DIP de 14 terminais (fonte: Wakerly). Os fabricantes de CIs fornecem diagramas de pinos similares ao mostrado na Figura neste caso para um CI Note que este circuito integrado contém quatro portas NAND de 2 entradas cada uma e é, portanto, chamado de porta NAND quádrupla de 2 entradas. A Figura 1.2 mostra os terminais de CI numerados de 1 a 14 no sentido anti-horário (visto pelo lado de cima) a partir do entalhe. As conexões de alimentação do CI são os terminais GND (pino 7) e VCC (pino 14). Todos os outros pinos são as entradas e saídas das quatro portas NAND. O CI 7400 é parte de uma família de dispositivos, representando um dentre os muitos dispositivos da família transistor-transistor-logic (TTL). Dispositivos de outras famílias lógicas, como o CMOS (complementary metal-oxide-semiconductor), estão disponíveis e que apresentam a mesma funcionalidade (p.ex. 74HC00). Os dispositivos TTL foram dispositivos lógicos largamente utilizados, contudo, atualmente, eles ainda são muito usados para fins didáticos e os dispositivos CMOS passaram a ser mais empregados em projetos de circuitos digitais. Há vários fabricantes de circuitos integrados TTL e estes publicam, em forma de manuais (datasheets), as características funcionais e elétricas desses componentes. Figura Diagrama dos terminais de um CI 7400 visto por cima. Caracterização de Portas Lógicas (2015) 1

2 1.2. Parâmetros Elétricos Estáticos da Família TTL Os circuitos TTL da série 74 foram projetados para operar com tensão de alimentação Vcc = 5,00V 5%, numa faixa de temperatura de 0 o C a 70 o C. Para Vcc = 5,00 V, a 25 o C, cada porta TTL da série 74 consome, em média, 10mW. Todos os parâmetros apresentados a seguir são garantidos pelos fabricantes dos circuitos integrados da série 74, se as limitações acima mencionadas forem obedecidas. Uma característica elétrica de um componente digital é dada pela sua curva de transferência de tensão (Sedra e Smith, 2000). Esta característica é caracterizado por um gráfico tensão da saída tensão de entrada. A figura 1.3 apresenta um exemplo de uma curva de transferência de um inversor ideal. Repare que por se tratar de um componente real, a tensão de saída apresenta valores V OL e V OH para os níveis lógicos baixo e alto, respectivamente. Figura 1.3 Curva característica de transferência de tensão de um inversor ideal. A figura 1.4 apresenta a característica de transferência de tensão de uma porta TTL inversora típica. Para tensões de entrada inferiores a V b a saída apresenta uma tensão de saída constante igual a 4 V (nível lógico UM). A partir de V b, a saída começa a apresentar uma queda de tensão. Quando a tensão de entrada atinge V x, a queda se torna mais acentuada, chegando a um nível mínimo em V a. A partir deste valor, a saída permanece constante (nível lógico ZERO). Os valores de tensão do gráfico de característica de tensão da figura 1.4 são, aproximadamente, os seguintes (estes valores podem variar de dispositivo para dispositivo): V b 0,7 V V x 1,0 V V a 1,3V Nível "UM" 4,0 V Nível "ZERO" 0,3 V Figura 1.4 Característica de transferência típica de uma porta TTL inversora. Caracterização de Portas Lógicas (2015) 2

3 Os níveis de tensão garantidos pelos fabricantes e que realmente mostram a compatibilidade entre os membros da família são apresentados na Tabela I. Tabela I - Níveis de tensão para uma porta TTL. PARÂMETRO DESCRIÇÃO VALOR V IL Máxima tensão na entrada reconhecida como nível ZERO 0,8V V IH Mínima tensão na entrada reconhecida como nível UM 2,0V V OL Máxima tensão fornecida na saída em nível ZERO 0,4V V OH Mínima tensão fornecida na saída em nível UM 2,4V Analisando-se os valores de tensão constantes da Tabela I, pode-se concluir que os circuitos TTL admitem, no pior caso, uma margem de ruído CC de 0,4V. Assim sendo, no pior caso, ao nível ZERO fornecido por uma saída TTL pode-se somar um ruído de amplitude +0,4V, que o sinal resultante ainda é reconhecido corretamente por uma entrada TTL; no nível UM fornecido por uma saída TTL, pode-se somar um ruído de amplitude -0,4V, que o sinal resultante ainda se encontra dentro das especificações de entrada para nível UM. Para valores de tensão compreendidos entre 0,8V e 2,0V, nada se garante com relação aos níveis lógicos. A figura 1.5 resume estas considerações. 2,4 V OHMin 2,0 Níveis Lógicos 0,8 V IHMin V ILMax 0,4 V OLMax Figura Margens do ruído e de incerteza (TTL série 74). Além da compatibilidade entre os níveis de tensão requeridos pelas entradas e fornecidos pelas saídas, também é necessário examinar os valores das correntes absorvidas e fornecidas pelas entradas e saídas dos circuitos integrados, tanto em nível UM como em nível ZERO. Para tanto considere o circuito de uma porta lógica inversora TTL, apresentado na figura 6. Para analisar o circuito, notar que os transistores apresentados trabalham somente nas regiões de corte e saturação e os valores de corrente contidos na Tabela II seguem a seguinte convenção: Corrente absorvida pela porta: positiva; Corrente fornecida pela porta: negativa. 4,75 5,00 5,25 Tensão de Alimentação Tabela II - Níveis de corrente (TTL série 74). PARÂMETRO DESCRIÇÃO VALOR I IL Corrente máxima fornecida por entrada em nível ZERO -1,6 ma I OL Corrente máxima absorvida por saída em nível ZERO +16 ma I IH Corrente máxima absorvida por entrada em nível UM +40 A I OH Corrente máxima fornecida por saída em nível UM -400 A Caracterização de Portas Lógicas (2015) 3

4 No circuito do inversor lógico da figura 1.6, quando a entrada estiver em nível UM, o transistor de entrada T 1e está no modo ativo reverso e uma pequena corrente de coletor circula no circuito pela base de T 2e. Este valor é suficiente para saturar este transistor. A saturação de T 2e fornece uma corrente de base de T 2s, levando-o à também saturação e baixar a saída para um valor baixo (V CEsat). A tensão do coletor de T 2e é igual a V BE(T 2s)+V CEsat(T 2e) 0,9V. Isto garante que tanto o diodo como T 1s fiquem cortados. Assim, o transistor T 2s saturado estabelece uma tensão baixa na saída do inversor. Figura Análise simplificada do circuito da porta inversora TTL. Quando a entrada estiver em nível ZERO, o transistor T 1e está saturado, uma vez que a junção baseemissor está diretamente polarizada. Desta forma, a tensão na base de T 1e é de aproximadamente 0,9V e a tensão na base de T 2e é de aproximadamente 0,3V, que é insuficiente para levá-lo à condução. Tem-se então que o transistor T 2e está cortado. Com T 2e cortado, a tensão na base de T 2s é igual a 0V e desta forma, T 2s também está cortado. Com T 2e cortado, não há corrente no coletor de T 2e, então a base do transistor T 1s tem um valor suficiente para polarizar diretamente o diodo e T 1s. Nesta situação, T1e está conduzindo e a tensão na saída é basicamente igual a do emissor. Se a saída estiver em aberto, o valor da ensão de saída será aproximadamente 3,6V, devido a duas quedas de tensão de 0,7V (pela junção baseemissor de T1s e pelo diodo). Para maiores informações sobre a análise do circuito da porta inversora TTL, recomenda-se a consulta das referências (Sedra e Smith, 2000) e (Tocci, Widmer e Moss, 2011). Os parâmetros de corrente, entretanto, são válidos somente para entradas e saídas típicas, semelhantes às da porta analisada. Como existem alguns circuitos integrados TTL da série 74 que apresentam aquelas correntes com valores diferentes e, também, para facilitar o projeto de sistemas que utilizam outras séries da família TTL, foram definidos os seguintes parâmetros: Carga Unitária TTL (UL): UL = 40 A para nível UM; UL = 1,6 ma para nível ZERO. Fan-in - número de cargas unitárias que podem ser fornecidas pela entrada. Fan-out - número máximo de cargas unitárias que podem ser fornecidas pela saída sem que o circuito deixe de funcionar. Da Tabela II conclui-se que uma saída TTL pode excitar até 10 entradas da mesma família (fan-out). Outra especificação importante fornecida pelos fabricantes dos circuitos TTL diz respeito à máxima tensão que pode ser aplicada às entradas. Para a série 74, é recomendado não se colocar níveis de tensão superiores a 5,5V, pois o circuito pode ser danificado se uma entrada receber uma tensão superior a este valor. Caracterização de Portas Lógicas (2015) 4

5 1.3. Parâmetros Elétricos Estáticos da Família CMOS Circuitos integrados CMOS (MOS Complementar) são componentes que apresentam as seguintes características: apresentam as mesmas funções lógicas disponíveis em componentes da família TTL, são mais rápidos e consomem menos energia (Tocci, Widmer e Moss, 2011). Atualmente, representa a tecnologia dominante no mercado de semicondutores atual, sendo empregado em processadores, memórias e outros dispositivos. A figura 1.7 apresenta o circuito CMOS de um inversor. Os níveis lógicos CMOS são praticamente +V DD (para o nível lógico 1) e GND (para o nível lógico 0), pois a saída do circuito está conectado às fontes de tensão através dos transistores PMOS e NMOS, respectivamente. Por exemplo, a especificação dos circuitos da série 74HC mostra os seguintes parâmetros: V OH(mín)=4,9V e V OL(máx)=0,1V. Figura 1.7 Inversor CMOS. A curva de transferência de tensão de um inversor CMOS é apresentada na figura 1.8 abaixo. Quando os dois transistores estão casados, ou seja, quando ambos são projetados com parâmetros de transcondutância idênticos, esta curva é simétrica (Sedra e Smith, 2000). Desta forma, o limiar de transição V th do inversor está em V DD 2. Figura 1.8 Curva de transferência de tensão de um inversor CMOS (fonte: Sedra e Smith, 2000). Quando ocorre o casamento dos transistores em um inversor CMOS, as margens de ruído MR H e MR L tornam-se iguais e podem ser de aproximadamente 0,4 V DD. Estas margens de ruído próximas à metade da tensão de alimentação fazem com que o inversor CMOS tenha um comportamento estático bem próximo do inversor ideal em relação à imunidade a ruídos. Outras características elétricas dos componentes CMOS podem ser encontradas nas referências (Tocci, Widmer e Moss, 2011) e (Sedra e Smith, 2000). Caracterização de Portas Lógicas (2015) 5

6 1.4. Parâmetros de Tempo Existem determinadas condições indesejáveis de funcionamento de projetos de sistemas digitais. O equacionamento lógico obtido para a implementação de um projeto é uma ferramenta suficiente para a validação lógica do circuito, mas não leva em conta características físicas dos dispositivos, que podem alterar os resultados teóricos esperados. Uma destas condições diz respeito aos parâmetros de tempo em circuitos digitais. Alguns parâmetros de tempo dos dispositivos digitais são: Tempo de subida ("Rise time" - t r) - intervalo de tempo necessário para que um sinal vá de 10% do seu valor em tensão até 90% do seu valor em tensão (figura 1.9). 90% 10% Figura Tempo de Subida. t Tempo de descida ("Fall time" - t f) - intervalo de tempo necessário para que um sinal vá de 90% de seu valor em tensão até 10% do seu valor em tensão (figura 1.10). tf 90% 10% Figura Tempo de Descida. Tempo de Atraso ("Delay time" - t d) - intervalo de tempo decorrido entre uma variação de sinal na entrada e a correspondente variação na saída; toma-se como referência o ponto de 50% do valor de tensão, conforme mostrado na figura Entrada Figura Tempo de Atraso. 50% 50% Saída td Tempo de propagação ("Propagation time" - t d) - intervalo de tempo decorrido entre uma variação de sinal na entrada e a correspondente variação na saída; é calculado através da média aritmética dos tempos de propagação para variação do sinal de saída de BAIXO para ALTO (t PLH) e de ALTO para BAIXO (t PHL), definidos conforme mostrado na figura Caracterização de Portas Lógicas (2015) 6

7 Entrada Figura Tempo de Propagação. 50% 50% Saída t PLH t PHL As características acima citadas, aliadas a fatores tais como, o não sincronismo de eventos, podem levar à geração de sinais indesejáveis em projetos aparentemente corretos. Para que se possa contornar essa situação deve-se conhecer profundamente todas as características dos componentes que serão utilizados Outras Famílias Lógicas de Circuitos Digitais Há outras famílias de circuitos integrados digitais que se distinguem entre si pelos tipos de dispositivos semicondutores que incorporam e pela maneira como os dispositivos são interligados para formar as portas. A própria família TTL apresenta várias séries distintas: 74 - série padrão, potência padrão. 74L - baixa potência (low power) 74S - Schottky - mais rápido que o padrão, potência maior que padrão. 74LS - Low Power Schottky - em alguns casos, mais rápido que o padrão, baixa potência. 74F - Fast, mais rápido que o Schottky. 74H - alta velocidade (high speed). 74AS - Advanced Schottky. 74ALS - Advanced Low Power Schottky. Os dispositivos CMOS (complementary-metal-oxide-semiconductor) compõem o padrão atual. Algumas famílias CMOS são as seguintes: 4000 primeira família comercial. 74C série padrão, componentes funcionalmente similares à família TTL HC High-speed CMOS. 74HCT High-speed CMOS, TTL compatible, pode ser usada com componentes TTL. 74VHC Very High-speed CMOS. 74VHCT Very High-speed CMOS, TTL compatible. 74LVC Low-voltage CMOS. 74ALVC Advanced Low-voltage CMOS. 74AUP Advanced Ultra-low Power CMOS potência mais baixa e usada em aplicações portáteis. Outras famílias também encontradas comercialmente são: BiCMOS lógica mista bipolar e CMOS. ECL lógica acoplada pelo emissor (emitter-coupled-logic). GaAs arseneto de gálio (gallium arsenide). Estas outras famílias não serão tratadas nesta disciplina, mas os conceitos gerais desenvolvidos para os CIs das famílias TTL e CMOS são prontamente utilizados para estas outras famílias. Caracterização de Portas Lógicas (2015) 7

8 2. BIBLIOGRAFIA FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lógico Digital: Conceitos e Prática. Editora Edgard Blücher Ltda, MORRIS, Robert L. e MILLER, JOHN, R. (eds.) Projeto de Circuitos Integrados TTL. Editora Guanabara Dois, SEDRA, Adel S. e SMITH, Kenneth C. Microeletrônica. 4ª edição, Makron Books, SIGNETICS. TTL Logic Data Manual, TEXAS INSTRUMENTS. The TTL Logic Data Book, TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princípios e Aplicações. Prentice-Hall, 11 a ed., WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, Caracterização de Portas Lógicas (2015) 8

9 5. EQUIPAMENTOS NECESSÁRIOS 1 painel de montagens experimentais. 1 fonte de alimentação fixa, +5V 5%, 4A. 1 fonte de alimentação variável de 0 a 5V 5%, 4A. 1 osciloscópio digital. 1 multímetro digital. 1 gerador de pulsos. Histórico de Revisões E.T.M./2001 (revisão) R.C.S./2002 (revisão) E.T.M./2003 (revisão da parte experimental) E.T.M./2004 (revisão) E.T.M./2005 (revisão) E.T.M./2011 (revisão) E.T.M./2012 (revisão da parte experimental) E.T.M./2013 (revisão) E.T.M./2014 (revisão da parte experimental) Caracterização de Portas Lógicas (2015) 9