MicroElectrónica (LEEC, LEA)

Transcrição

1 MicroElectrónica (LEEC, LEA) Ano Lectivo 2005/2006 Trabalho de Laboratório T3 Projecto Físico de um Amplificador Operacional CMOS Marcelino Santos, F. Gonçalves, J. P. Teixeira Fevereiro

2 1 Introdução Pretende-se com este trabalho fornecer ao aluno experiência no dimensionamento, desenho ao nível de máscaras (implantação) e validação de circuitos integrados analógicos. Como circuito base para este estudo é utilizado um Amplificador Operacional (AMPOP) em tecnologia CMOS. Todas as simulações deverão ser realizadas com o programa Pspice [1]. As tarefas a realizar ao longo deste trabalho são: 1. dimensionamento analítico, com base em modelos aproximados 2. ajuste dos valores obtidos no dimensionamento analítico, recorrendo a simulações eléctricas com o programa Pspice (simulação pré-layout) 3. desenho de uma pequena parte da implantação (layout) com o MicroWind2 [2] 4. simulação pós-layout e eventual redimensionamento 2 Preparação para o Laboratório Os grupos de trabalho devem realizar uma preparação prévia para o Laboratório, a qual consiste 1. na identificação dos diversos elementos do circuito, ao nível de layout, como pedido na secção 3 2. no dimensionamento de um espelho de corrente, como referido na secção no dimensionamento de um condensador destinado a aumentar a margem de fase do AMPOP (opcional, ver secção 7). 3 Identificação dos Elementos do Circuito Na figura 3, que deve ser entregue junto com o Relatório, representa-se (em parte) o layout do AMPOP a projectar (esquemático na Figura 1). Sobre o layout da figura 3 identifique 1. as entradas A e B 2. a saída, Y 3. os anéis de guarda e 4. os contactos ao substrato e ao poço Questões sobre a figura 3: A. Qual a função dos anéis de guarda? B. Porque se utilizam múltiplos contactos nas regiões de fonte (source) e de dreno (drain) dos transistores MOS? C. Comente a forma de desenhar o par diferencial e os transístores M 9 e M 14. Os transístores M1, M2 e M3 (figura 1) não estão incluídos no layout da figura 3, pois o seu dimensionamento e desenho são tarefas a realizar no âmbito deste trabalho de laboratório. Estabeleça uma correspondência entre os transístores e os nós eléctricos da figura 1 e os transístores e nós físicos respectivos da implantação (layout) da figura 3. Para tal, identifique os transístores da figura 1 com a numeração utilizada no layout da figura 3 e 2

3 dê nomes (ou números) aos eléctricos do circuito eléctrico. No Relatório inclua uma cópia da figura 1, com a identificação dos transístores e nós eléctricos. V DD M 1 V ref I ref M 2 A B Y X M 3 Figura 1: Esquema eléctrico do amplificador operacional CMOS. 4 Dimensionamento do Espelho de Corrente 4.1 Dimensionamento com Base em Modelos Analíticos Dimensione, analiticamente, os transístores M 1, M 2 e M 3 do circuito da figura 1, por forma a que V ref = 2 V e I ref = 40 μa. Considere que V DD = 3 V e que, para a tecnologia de fabricação escolhida, os parâmetros dos transístores MOS utilizados para a simulação SPICE são os que se apresentam na tabela 1 (modelo nível 2). Considere que (1) o comprimento mínimo (L min ) do canal, conforme desenhado, é 0.2 μm, (2) a largura mínima (W min ) é 0.6 μm e (3) a resolução mínima do processo é 0.1 μm..model TN NMOS LEVEL=2 + CGSO = 3.500e-10 CGDO = 3.500e-10 CGBO = 1.500e-10 + CJ = 3.600e-04 MJ = 4.300e-01 CJSW = 2.500e-10 + JS = 1.000e-05 PB = 9.600e-01 RSH = 2.300e+01 + TOX = 4.000e-09 XJ = 0.000e+00 MJSW = 1.900e-01 + VTO = 4.000e-01 NFS = 8.350e+11 NSUB = 6.380e+16 + UO = 5.000e+02 UCRIT = 3.770e+05 UEXP = 3.240e-01 + VMAX = 1.450e+05 DELTA = 2.370e-01 KF = 2.760e-26 + NEFF = 1.000e+01 UTRA = 0.000e+00 AF = 1.530e+00.MODEL TP PMOS LEVEL=2 + CGSO = 3.500e-10 CGDO = 3.500e-10 CGBO = 1.500e-10 + CJ = 4.400e-04 MJ = 5.300e-01 CJSW = 2.200e-10 + JS = 2.000e-05 PB = 9.700e-01 RSH = 4.000e+01 + TOX = 4.000e-09 XJ = 0.000e+00 MJSW = 2.000e-01 + VTO = e-01 NFS = 4.830e+11 NSUB = 3.280e+16 + UO = 2.400e+02 UCRIT = 3.080e+05 UEXP = 3.360e-01 + VMAX = 1.000e+05 DELTA = 9.490e-01 KF = 4.660e-27 + NEFF = 2.570e+00 UTRA = 0.000e+00 AF = 1.610e+00 Tabela 1: Valores dos parâmetros dos TMOS para PSPICE (nível 2). 3

4 Questões: D. Que transístor(es) do espelho de corrente é (são) afectado(s) pelo efeito de corpo? Justifique E. Qual o valor da capacidade de junção (para V=0) associada ao nó comum do par diferencial? F. Qual o valor das resistências das camadas n + e p + que formam as regiões de dreno e fonte dos transístores NMOS e PMOS? G. Porque é que CGSO=CGDO? H. Porque é que existe uma diferença de 6 ordens de grandeza entre os parâmetros CJ e CJSW? 4.2 Simulação Eléctrica e Redimensionamento Está disponível, na página da disciplina na Internet, um ficheiro que contém a descrição SPICE do circuito. Edite esse ficheiro e atribua os valores que obteve no dimensionamento dos transístores M 1, M 2 e M 3. Simulando no programa Pspice, obtenha os valores de V ref e I ref. Se necessário, altere as dimensôes dos transistores (W, L), por forma a obter, por simulação pré-layout, os valores pretendidos para V ref e I ref. Justifique, qualitativamente, todas as alterações que tenha efectuado aos valores obtidos no dimensionamento analítico. Inicie o desenho do layout dos transístores apenas quando os erros obtidos para V ref e I ref sejam inferiores a 3%. 5 Desenho da Implantação (Layout) do Espelho de Corrente Está disponível, na página da disciplina na internet, o layout (incompleto) (ficheiro.msk) do amplificador operacional. Utilizando o Microwind2, desenhe as máscaras dos transístores M 1, M 2 e M 3, tendo em atenção o espaço disponível no layout fornecido e as regras de desenho geométrico da tecnologia. 6 Simulação Pós -Layout 6.1 Ponto de Funcionamento em Repouso Após completar o layout do AMPOP, realize a extracção do circuito. No menu de geração do ficheiro SPICE, active as opções Handle Lateral Couplings e Handle Vertical Couplings. Desta forma é extraído um maior número de capacidades parasitas, o que torna o circuito extraído mais próximo da realidade. De seguida, simule o circuito 1 para obter informação sobre o ponto de funcionamento em repouso. Compare os valores de V ref e I ref com os obtidos na simulação realizada na secção 4.2 e com os pretendidos. 6.2 Resposta na Frequência No ficheiro SPICE obtido a partir do layout, altere a análise para 1 A simulação deve ser realizada nas mesmas condições da simulação pré-layout. Assim, deve editar o ficheiro SPICE gerado pelo Microwind2, alterando o modelo dos transístores, os estímulos de entrada e o tipo de análise. 4

5 .AC DEC G e o estímulo da entrada B para VB <nº do nó> 0 DC 1.5 AC 1 Simule o circuito e registe: o ganho do AMPOP a baixas frequências. a frequência de corte (frequência em que o ganho desce 3 db), e a frequência em que o ganho é unitário. No simulador Pspice, para obter o gráfico do ganho de tensão em db deve seguir os procedimentos normais para visualizar uma forma de onda, bastando substituir V (<nº do nó>) por VDB (<nº do nó>). 6.3 Medição da Margem de Fase Simule o circuito e obtenha a margem de fase 2 do AMPOP. Comente o resultado obtido. No simulador Pspice, para visualizar a forma de onda da fase (em graus) deve escrever VP (<nº do nó>). 7 Compensação Com o objectivo de aumentar a margem de fase pretende-se colocar um condensador linear de 30 ff entre os pontos X e Y, assinalados no esquema da figura 1. Tome em consideração as capacidades parasitas associadas à realização do condensador de compensação. No Laboratório, adicione ao ficheiro SPICE (obtido a partir do layout), entre os nós X e Y, o condensador de 30 ff. Simule o circuito e meça a margem de fase nestas condições. Altere o layout, adicionando, de acordo com o dimensionamento efectuado, o condensador de compensação. Extraia o circuito e verifique cuidadosamente as capacidades extraídas pelo Microwind2. Se julgar necessário pode alterar alguns desses valores, justificando a alteração efectuada. Simule o circuito e repita a medição da margem de fase. Comente os resultados. Questões: I. Após desenhar o condensador no Microwind2, a forma como faz corresponder os terminais do condensador aos nós X e Y é irrelevante? Justifique. J. Como pode limitar a produção de ruído no substrato, na vizinhança do AMPOP, associada com a implantação do condensador? 2 A margem de fase é a diferença entre -180º e a fase na frequência de ganho unitário. 5

6 8 Elaboração do Relatório O relatório deve incluir as respostas às Questões, os cálculos efectuados para os dimensionamentos, os resultados das simulações pré-layout e pós-layout, os layouts realizados, assim como toda a informação solicitada ao longo deste Guia. Além do relatório (entregue em papel) deve ser enviado em ao docente responsável pela disciplina com: 1. Os layouts (ficheiros Microwind2 com extensão.msk). 2. Os ficheiros SPICE utilizados para a simulação. Referências [1] PSPICE 9.1 (Cadence): versão freeware (WinSPICE): [2] Etienne Sicard, Microwind e Dsch (Version 2) User s Manual, INSA, Fevereiro 2002, (em Anexo Algumas Constantes Físicas Símbolo Grandeza Valor q Carga do electrão 1.6x10-19 C ε 0 Const. Dieléctrica (vazio) 8.85x10-14 F/cm ε Si ε Ox k n i (300º K) Const. Dieléctrica (Silício) 1.05x10-12 F/cm Constante Dieléctrica (Óxido de Silício) 3.5x10-13 F/cm Constante de Boltzmann 1.38x10-23 J/K Concentração Intrínseca 1.45x10 10 cm -3 6

7 M 9 M 11 M 14 M 12 M 14 M 12 M 9 M 11 M M M V dd V ss Via Metal 1 Contacto Polisilício Difusão p Difusão n Poço n Figura 2: Layout incompleto do AMPOP. 7

8 M 9 M 11 M 14 M 12 M 14 M 12 M 9 M 11 M M M V dd V ss Via Metal 1 Contacto Polisilício Difusão p Difusão n Poço n Figura 3: Repetição da figura 2 para ser entregue junto com o relatório. 8