Amplificador de Potência Comutado Monolítico para Comunicações Móveis/ Monolithic Switched Power Amplifier for Mobile Communications

Transcrição

1 Amplificador de Potência Comutado Monolítico para Comunicações Móveis/ Monolithic Switched Power Amplifier for Mobile Communications Armindo António Barão da Silva Pontes Dissertação para obtenção do Grau de Mestre em Engenharia Electrotécnica e de Computadores Júri Presidente: Prof. Marcelino Bicho dos santos Orientador: Prof. João Manuel Torres Caldinhas Simões Vaz Vogais: Profª Maria João Ramos Marques Coelho Carrilho do Rosário Julho de

2 Agradecimentos Agradeço ao Professor João Vaz por me ter aceitado para fazer esta dissertação e por me ter orientado no decorrer da mesma. Agradeço também ao colega André Barata por ter dimensionado as bobinas que utilizei neste trabalho. Resumo Este trabalho tem como objectivo principal projectar um amplificador de potência em classe D comutado em tensão, usualmente designado por VMCD (Voltage Mode Class D), numa tecnologia integrada monolítica CMOS 0.35µm com 4 camadas de metal e com 2 camadas de poly. O rendimento e a potência entregue à carga são dois dos principais parâmetros a melhorar por comparação com os resultados obtidos com um protótipo já existente, cujo circuito foi fabricado e medido em laboratório. Para o efeito, no presente trabalho, o circuito do VMCD foi melhorado introduzindo no filtro de saída uma nova bobina, obtida com o auxílio de simulação electromagnética, com três níveis de metal em vez de apenas um nível (como é o caso das bobinas disponíveis na tecnologia). Foi adicionada ao amplificador uma malha de adaptação na entrada do circuito o que fez aumentar também o rendimento do mesmo. Nesta malha também é utilizada uma bobina com três níveis de metal. Estas bobinas de três camadas de metal são indicadas para aplicações de mais alta frequência como é o caso de RF, visto apresentarem perdas menores e também suportam densidades de corrente mais elevadas. Diminuiu-se a tensão de alimentação DC do circuito em relação ao protótipo anterior, o que também provocou uma subida do rendimento. Os blocos de transístores NMOS e PMOS foram optimizados tanto quanto possível no número de transístores e na sua disposição (configuração) a nível de layout. Quando se partiu das simulações de esquemático para a construção do layout, foi tido em conta as dimensões dos componentes (em particular das bobinas e dos condensadores) e o seu rearranjo (uns em relação aos outros) de modo a ocupar a menor área possível, visto ser um requisito de particular importância em circuito integrado dado estar directamente relacionado com o custo de fabricação. Por fim, de modo a complementar o trabalho, foi desenhado e simulado o esquemático e o layout de um amplificador de potência em classe D comutado em corrente (CMCD, Current Mode Class D). Os resultados obtidos foram comparados com os do protótipo VMCD, verificando-se que o CMCD é mais indicado para aplicações de maior frequência como é o caso de RF, visto que no VMCD as perdas aumentam muito com a frequência de operação. Palavras-chave Amplificador de Potência; Classe D; Radiofrequência; CMOS; Comutado em tensão; Comutado em corrente; Bobina em espiral de 3 níveis; Layout. 2

3 Abstract The main goal of this work is to design a voltage mode class D (VMCD) power amplifier, in a CMOS 0.35µm technology which has 4 metal layers and 2 poly layers. The efficiency and the power delivered to the load will be two of the parameters to improve. Their values will be compared with the ones obtained with a VMCD prototype already fabricated and measured before this work. The VMCD circuit was improved adding to the output filter a 3 metal layers spiral inductor which was obtained with the help of electromagnetic simulations, instead of a standard 1 metal layer spiral inductor. Also an input matching network with a 3 metal layers spiral inductor was simulated and added to the input of the VMCD circuit allowing a higher efficiency. The advantage of these 3 metal layers spiral inductors is the increase in the quality factor value and also the higher current density allowed. The DC voltage supply was reduced in comparison with the initial VMCD prototype, leading to an efficiency value increase. The PMOS and NMOS transistors blocks were optimized at layout level, as much as possible, in components number and geometric arrangement. The whole layout of the circuit was build taking into account the total area occupied by the components (mainly the inductors and capacitors) to minimize the circuit s total area and consequently the fabrication cost. Finally, to improve the developed work, it was designed and simulated the schematic and layout of a current mode class D (CMCD) power amplifier. The results were compared with the VMCD prototype, concluding that the CMCD is more adequate to high frequency applications as the case of mobile communications RF systems. Key words Power amplifier; Class D; Radiofrequency; CMOS; Voltage switched; Current switched; Spiral inductor with 3 level metals; layout. 3

4 Índice 1 Introdução Motivação Enquadramento e objectivos Organização do documento 8 2 Estudo do funcionamento de amplificadores em classe D Amplificador em classe D comutado em tensão (VMCD) Amplificador em classe D comutado em corrente (CMCD) 11 3 Projecto dos amplificadores Amplificador comutado em tensão (VMCD) Dimensionamento dos interruptores com transístores PMOS e NMOS Dimensionamento do filtro de saída Dimensionamento da malha de adaptação de entrada Aspectos sobre o layout para simulação Amplificador comutado em corrente (CMCD) Dimensionamento dos interruptores com transístores NMOS Dimensionamento do filtro de saída Adição de componentes externos ao amplificador integrado Considerações no desenho do layout 29 4 Simulações e comparação de resultados nas duas topologias Resultados de simulação do amplificador comutado em tensão Resultados de simulação do amplificador comutado em corrente 37 4

5 5 Conclusões e trabalho futuro Conclusões Trabalho futuro Melhorias no amplificador comutado em tensão Melhorias no amplificador comutado em corrente 44 Referências 45 5

6 6

7 Capitulo 1 Introdução 1.1 Motivação O amplificador de potência (PA) é um dos principais blocos de um sistema de comunicações sem fios. O PA tem como função amplificar o sinal RF vindo do emissor, para depois ser enviado à antena (ver figura 1.1). Essa amplificação é possível porque a potência DC da fonte de alimentação é parcialmente convertida em potência RF do sinal a transmitir. É desejável que esta conversão tenha uma eficiência o maior possível para reduzir o consumo energético. Para atingir este objectivo apostou-se neste trabalho nos PAs comutados em classe D, tanto em tensão como em corrente. Fig 1.1: Diagrama de blocos de um transmissor heterodino em que o amplificador de potência é um dos componentes fundamentais. A integração em tecnologia CMOS de um amplificador deste tipo é sempre um desafio pois a utilização dos transístores MOSFET como interruptores em RF não é a mais adequada, e as perdas dos elementos passivos são altas para estas frequências. No entanto, o baixo custo da tecnologia aliado ao elevado nível de integração, motivam o desenvolvimento deste tipo de amplificadores. 1.2 Enquadramento e objectivos Dado que a importância e o desenvolvimento dos sistemas de comunicações móveis não param de aumentar, e como o amplificador de potência é um elemento fundamental num sistema desta natureza, é mais do que justificado o seu estudo e aperfeiçoamento nos dias de hoje. 7

8 Como um dos requisitos principais é o baixo consumo de energia, implicando por isso uma eficiência de funcionamento tão elevada quanto possível, os amplificadores com classes de funcionamento comutadas (como é o caso da classe D) são soluções interessantes. Nos sistemas de comunicações modernos os sinais a amplificar contêm informação na fase e na amplitude. A utilização de um amplificador comutado pressupõe que o sinal original é separado em dois: um em RF com amplitude constante e com informação na fase, outro em banda base com a informação de amplitude. O primeiro será o que comanda os interruptores, o segundo modelará a polarização do andar de potência. Note-se que os amplificadores com funcionamento linear apresentam menor eficiência o que acarreta um consumo de energia maior do que nas classes de funcionamento comutadas (não lineares). No presente trabalho o objectivo principal é testar a viabilidade da implementação de um amplificador comutado em classe D, para aplicações móveis com portadora a 2.4 GHz, na tecnologia AMS CMOS 0.35µm que tem 4 camadas de metal e com 2 camadas de poly. Nas simulações ao nível do esquemático as prioridades são aumentar o rendimento e a potência entregue à carga (antena). Na fase de layout as prioridades fundamentais são minimizar a área ocupada pelo circuito integrado e diminuir as capacidades parasitas. 1.3 Organização do documento Este documento está organizado em cinco capítulos, sendo o primeiro esta introdução. Seguidamente, no capítulo 2, faz-se uma descrição sumária do funcionamento geral (do ponto de vista teórico, suportado em algumas equações) dos amplificadores em classe D comutados em tensão e em corrente. No capitulo 3 é mostrado o projecto dos dois amplificadores tanto em termos dos esquemáticos como em termos de layouts, tendo em vista aspectos como a dimensão dos componentes, a área ocupada de circuito integrado, o rendimento, a potência entregue à antena em modo de emissão etc. Este estudo será posteriormente utilizado nas comparações com as simulações no capítulo 4, podendo-se retirar algumas conclusões conseguidas neste trabalho em relação às medições em laboratório do protótipo do amplificador comutado em tensão já existente. Para o amplificador comutado em corrente também são mostradas certas vantagens em relação ao amplificador comutado em tensão. Finalmente no capítulo 5 são retiradas conclusões dos resultados anteriores, em relação a vantagens e inconvenientes entre as duas topologias, e são sugeridos alguns aspectos a melhorar para cada amplificador, que podem ser vistos como pontos de partida para trabalhos futuros. 8

9 Capítulo 2 Estudo do funcionamento de amplificadores em classe D 2.1 Amplificador em classe D comutado em tensão (VMCD) O amplificador VMCD consiste num par de transístores PMOS e NMOS que comutam alternadamente entre o estado de condução e de corte em cada período formando um inversor CMOS, e um filtro RLC série ligado à sua saída, tal como está representado na figura 2.1(a). Considerando o funcionamento dos transístores ideal, a tensão v 0 é uma onda quadrada com valores entre 0 e VDD, como é mostrado na figura 2.1(b). O transístor M1 está a conduzir na alternância negativa do sinal de entrada. A corrente que o atravessa, IM1, tem forma sinusoidal e a tensão aos seus terminais é nula. Neste intervalo v 0 = VDD, estando M2 ao corte. No outro meio período o funcionamento é inverso, estando M1 na zona de corte e M2 na zona de condução. Neste caso IM2 tem forma sinusoidal e a tensão v 0 é nula, ver figura 2.1(b). A onda quadrada v 0 é aplicada à entrada do filtro RLC série cuja frequência de ressonância f 0 é igual à frequência de comutação dos transístores. Então o filtro oferece impedância mínima, RL, à componente fundamental, e alta impedância às harmónicas da onda v 0, resultando uma forma de onda de corrente na carga IL sinusoidal e uma consequente tensão VL na carga também sinusoidal. De facto, decompondo a onda quadrada de tensão em série de Fourier fica v0 ( t) = V [ 1 2 sin( 2 DD + ω0t) + sin(3 ω0t ) +...] π 3π Como o filtro impõe uma impedância RL na frequência de ressonância e é um circuito aberto para as harmónicas, a corrente na carga é dada por, 2 VDD il ( t) = sin( ω0t) π R L o que mostra que IL é sinusoidal de frequência igual a ω 0 =2πf 0, sendo f 0 a frequência de ressonância do filtro

10 (a) (b) Fig 2.1 (a) Esquema simplificado do amplificador comutado em tensão classe D, (b) formas de onda da tensão aplicada ao filtro LC série e das corrente nos transístores. Sabendo que o valor de pico desta corrente vale IL = 2VDD/(πRL) e que a potência na carga PL é dada por PL = IL VL /2, temos P L = 2V² DD/( π ²R L ) 2.3 Como RL é a impedância de entrada da antena e vale 50Ω, para aumentar esta potência só resta subir o valor de VDD tanto quanto possível, ou então diminuir R L através de uma malha que reduza a impedância de carga do amplificador. 10

11 O amplificador comutado em tensão tem como limitação principal as perdas devidas às capacidades parasitas de saída dos transístores MOS (entre o dreno e a fonte) que se tornam dominantes em altas frequências. Estas são dadas por em que 1 2 P d = C V DD fs out Cout: capacidade parasita entre o dreno e a fonte dos transístores fs: frequência de comutação dos transístores VDD: tensão de alimentação dos transístores Pela equação 2.4 constata-se que esta potência de perdas se torna dominante para aplicações de RF, baixando a eficiência do circuito. Como a frequência de excitação é fixa e igual a 2.4GHz neste projecto, para minimizar estas perdas terá que se baixar o valor da tensão de alimentação VDD, tendo como consequência uma diminuição da potência na carga. Um aspecto importante desta topologia é o facto da mesma permitir simultaneamente uma modulação em amplitude e outra em fase. De facto, multiplicando a componente fundamental da corrente na carga (equação 2.2) por RL, constata-se que a tensão na carga é função linear da tensão de alimentação vl( t) = 2 VDD sin( ω0t) 2.5 π o que permite injectar o sinal da envolvente em banda de base através da fonte de alimentação VDD e obter uma tensão na carga modulada em amplitude. Ao mesmo tempo é aplicado um sinal em RF com amplitude constante e com informação na fase que comanda os transístores através do duty-cycle e deste modo a tensão na carga será também modulada em fase. 2.2 Amplificador em classe D comutado em corrente (CMCD) No amplificador comutado em corrente é esta que é comutada formando uma onda quadrada de corrente Io à entrada do circuito paralelo L//C//R L, tal como é apresentado no circuito ideal da figura 2.2. Este amplificador é constituído por dois transístores NMOS com as fontes ligadas à massa, que também comutam alternadamente entre o estado de condução e de corte. Durante o meio período em que M1 está a conduzir a sua corrente de dreno, ids1, tem um valor constante igual a 2IDD imposto pelas bobinas de choque (que na prática funcionam como fontes de corrente de valor IDD cada), sendo depois nula na outra metade do período (figura 2.2 (b)). Para o transístor M2 o processo é semelhante mas acontece na outra metade do período. Devido aos transístores comutarem alternadamente durante o 11

12 período, temos uma onda quadrada de corrente Io à entrada do filtro com valores de -IDD e IDD. Fig 2.2 (a) Esquema simplificado do amplificador comutado em corrente classe D, (b) formas de onda da tensão e da corrente nos transístores. O amplificador é constituído por um filtro LC em paralelo com um balun na saída (que transforma o sinal diferencial num sinal em relação à massa) onde é ligada a carga. Este filtro funciona como um curto-circuito para as harmónicas de ordem superior da onda de corrente Io e apresenta uma impedância resistiva para a componente fundamental IL. Esta componente à frequência f 0 (frequência de ressonância do filtro e que se assume igual à frequência de operação dos transístores) dá origem a uma tensão também sinusoidal VL na carga. 12

13 Esta tensão VL sinusoidal é replicada através do balun de saída e provoca dois meios arcos de sinusóide, um em cada transístor quando estes estão ao corte, tal como é mostrado na fig 2.2 (b). Este amplificador tem a vantagem, em relação ao amplificador comutado em tensão, de não ter o problema das perdas relacionadas com as capacidades de saída dos transístores, Cds1 e Cds2, visto que no instante em que cada transístor comuta do estado de corte para o estado de condução, a tensão aos seus terminais ser nula. Assim a condição ZVS (zero voltage switching) é verificada, tal como se pode observar na figura 2.2 (b). Como consequência directa as perdas dadas pela equação 2.4 não existem. Também nesta topologia as capacidades Cds1 e Cds2 ficam a fazer parte da capacidade do filtro L//C//RL. Este aspecto faz com que este amplificador apresente um rendimento mais elevado do que o amplificador comutado em tensão. Neste caso concreto, tratando-se de uma aplicação de RF a 2.4GHz, o amplificador comutado em corrente será preferível. Em aplicações de frequência mais baixa, como é o caso da faixa dos MHz ou dos KHz, a utilização do amplificador comutado em tensão pode ser mais adequada dado ser um circuito mais simples, pois não necessita de baluns na entrada e na saída. Na topologia apresentada para o amplificador comutado em corrente com bobinas de choque, a tensão na carga depende da tensão de alimentação, como é mostrado no parágrafo seguinte. Isto permite uma modulação em amplitude do sinal de saída aplicando a envolvente em banda base na fonte de alimentação. Tal como no caso do amplificador comutado em tensão, a modulação de fase do sinal de RF será aplicada no sinal de amplitude constante que está a comandar os transístores. Para mostrar a dependência linear da tensão na carga VL com VDD, considere-se mais uma vez o esquema eléctrico da figura 2.2 a). Dado que em regime permanente a tensão média aos terminais das bobinas é nula <VLCK > = 0, e como os transístores têm as fontes ligadas à massa, então <VDS> + <VLCK > = VDD, resultando em <VDS> = VDD, sendo que VDS é meio arco de sinusóide (quando o transístor está ao corte) durante um período, ver figura 2.2 b), pode-se calcular o valor médio de VDS ao longo de um período por <V DS> = 1 π 2R I 2π 0 L DD sin( θ) dθ π 2.6 sendo 2IDD/π a amplitude da componente fundamental da corrente num dos interruptores, resolvendo o integral fica, <VDS> = 2 RL IDD/π² 2.7 e como <VDS> = VDD implica que VDD = 2 RL IDD/π² 2.8 por outro lado como a potência na carga é dada por PL = 2 RL(IDD / π) ²

14 mas PL também é dada por PL = ½ VL²/RL 2.10 a partir de (2.9) e (2.10) e a seguir igualando com (2.8) conclui-se que VL =2RLIDD/π = VDD/π 2.11 portanto (2.11) mostra que VL é proporcional a VDD o que permite modulação em amplitude através da fonte de alimentação. No caso de se substituir as duas bobinas de choque por duas fontes de corrente ideais, a amplitude da tensão VL deixa de depender da tensão de alimentação VDD. Assim, no amplificador não se conseguiria fazer a modulação de amplitude, o cque é uma desvantagem em relação ao uso de bobinas. 14

15 Capítulo 3 Projecto dos amplificadores Os protótipos dos amplificadores foram desenhados e simulados na tecnologia CMOS 0.35µm da AMS [7]. 3.1 Amplificador comutado em tensão (VMCD) No projecto do amplificador comutado em tensão começou-se por optimizar os blocos de transístores que constituem os interruptores, concretamente, saber o número de transístores a utilizar, as suas dimensões, qual a melhor maneira de os interligar em termos de layout, etc. Em seguida foi simulado o filtro de saída, com a bobina e o condensador simulados ao nível de esquemático a fim de se saber previamente os respectivos valores numéricos. Foi tida em conta a frequência de operação de 2.4GHz, bem como as dimensões destes componentes realizáveis em circuito integrado. Seguidamente, no âmbito de outro trabalho, a bobina foi desenhada com o auxílio de simulação electromagnética. Também foi inserida uma malha de adaptação na entrada do circuito para haver a máxima transferência de potência do gerador para a entrada do circuito com vista a melhorar o desempenho dos transístores na comutação. Fig 3.1 Esquemático construído para simulação do amplificador comutado em tensão. 15

16 3.1.1 Dimensionamento dos interruptores com transístores PMOS e NMOS A proporção de aproximadamente 1:3 no número de transístores deve-se ao facto de a mobilidade dos electrões que são os portadores maioritários no canal dos transístores NMOS ser maior do que a mobilidade dos buracos no canal dos transístores PMOS. De referir que cada transístor unitário NMOS ou PMOS da tecnologia AMS CMOS 0.35µm usados neste amplificador tem dimensão de L=0.35µm e W=10µm. Com a proporção aproximada de 1:3 e variando o número de transístores para cada interruptor, obtiveram-se alguns valores em simulação para o rendimento de saída e para a potência entregue à carga tal como é apresentado nos gráficos seguintes. Fig 3.2 Evolução do rendimento e da potência na carga para um circuito com 20 transístores PMOS e com 6 NMOS Fig 3.3 Evolução do rendimento e da potência na carga para um circuito com 40 transístores PMOS e com 15 NMOS 16

17 Estes gráficos (figuras 3.2 e 3.3) mostram a evolução do rendimento e da potência na carga para vários valores de potência disponível na entrada do amplificador, com uma tensão de alimentação fixa de VDD=1.65V (ver na secção 4.1 os gráficos 4.5 e 4.7 que mostram o rendimento e a potência na carga assim como a potência disponível na entrada do amplificador, para vários valores da tensão de alimentação). Para estes ensaios temos, no caso da figura 3.2, um interruptor com 20 transístores PMOS e o outro com 6 transístores NMOS, e no caso da figura 3.3, 40 transístores PMOS e 15 transístores NMOS. Verifica-se que para valores de potência disponível na entrada desde 0dBm até aproximadamente 10dBm a situação da figura 3.3 com mais transístores é melhor em relação ao rendimento. No entanto para valores de potência disponíveis mais altos, a situação inverte-se e o rendimento máximo é atingido com menos transístores. Uma explicação possível será o facto de a capacidade de saída equivalente Cout de cada bloco de transístores ser maior no caso de mais transístores e, pela equação 2.4, as perdas começarem a ser mais acentuadas. No que respeita à potência entregue à carga, a situação com mais transístores é mais adequada ao longo de todo o gráfico, dado diminuir a resistência Ron dos transístores, uma vez que estes estão ligados em paralelo, consequentemente a potência de Joule dissipada será menor e assim a potência na carga PL maior. Deste modo para o projecto deste amplificador foi escolhida a situação da figura 3.3, em que com mais transístores se privilegia a potência na carga e o rendimento até valores de potência disponível na entrada na ordem de 10dBm. Um possível tema para um trabalho futuro seria melhorar o desempenho dos blocos de transístores através de um estudo mais profundo destes componentes. No que respeita ao layout, o interruptor M1 (figura 3.1) é constituído por três blocos de transístores PMOS, em que dois blocos têm 15 transístores cada e o terceiro bloco tem 10 transístores PMOS, dispostos como é indicado na figura seguinte. O interruptor M2 (figura 3.1) é constituído por um único bloco com 15 transístores NMOS. Na construção dos interruptores, os drenos dos blocos de transístores PMOS e do bloco NMOS estão ligados através de uma pista em metal 4 com largura de 2.7µm, tal como se pode observar na figura seguinte. Todos os blocos de transístores estão envolvidos por guard-rings, para polarização dos respectivos poços e para minimizar os acoplamentos parasitas entre partes distintas do circuito. 17

18 Fig 3.4 Disposição dos transístores: em cima três blocos com 40 transístores PMOS, em baixo um único bloco com 15 transístores NMOS Dimensionamento do filtro de saída As bobinas fornecidas pela tecnologia da AMS apresentam um factor de qualidade baixo para este tipo de aplicações, devido à resistência das pistas, ao efeito pelicular e às capacidades parasitas para o substrato, pois são bobinas construídas só com o nível 4 de metalização. Por outro lado a densidade de corrente máxima suportada também é baixa para aplicações de potência. Tendo em conta estes aspectos, foi desenhada uma nova bobina com 3 níveis de metalização. O layout da nova bobina é apresentado na figura 3.5. Esta bobina é formada por 3 camadas, em que cada camada tem uma forma quadrada em espiral (a forma permitida pela tecnologia). As camadas 2, 3 e 4 são construídas por troços rectangulares de pistas em metal 2, 3 e 4 respectivamente, com 11.9µm de largura cada e de modo a que o espaçamento entre pistas adjacentes seja de 2µm. A passagem do centro da espiral para o acesso ao exterior é feita em metal 1. Também é utilizado um guard-ring quadrado em metal 1 com 305 µm de lado e cujas pistas têm 12µm de largura. As 3 camadas em espiral da bobina encontram-se ligadas entre si através de 2 tipos de vias (via2 e via3). Estas vias podem ser vistas na figura 3.5 pelos quadrados pequenos localizados nos vértices e a meio das pistas. O número de vias é relativamente elevado para diminuir a resistência eléctrica das mesmas e assegurar bons contactos. Deste modo consegue-se obter uma bobina com um factor de qualidade melhor à custa da redução da resistência equivalente das pistas, e que suporta uma maior densidade de corrente devido a esta se dividir por 3 pistas de metal. As bobinas fornecidas na tecnologia apresentam uma maior resistência do que a bobina desenhada com 3 níveis de metalização, dado que neste caso os 3 níveis de metal estão ligados em paralelo entre si através das vias. Isto faz aumentar a secção transversal útil S diminuindo a resistência das pistas R=ρL/S e consequentemente aumentar o factor de qualidade Q=ωL/R, onde L é o comprimento total das pistas e ρ a resistividade do metal que constitui as mesmas. Por outro lado o valor do coeficiente de 18

19 auto-indução é um pouco menor pois, apesar de as pistas em paralelo terem menor L equivalente, existe o efeito de indução mútua entre as mesmas. Apesar de se ter dado mais ênfase às perdas originadas pela resistência das pistas, nesta frequência de utilização (2.4GHz), também existem perdas provocadas pelo facto de a condutividade do substrato não ser nula. As correntes que circulam no substrato são devidas ao acoplamento capacitivo entre as pistas e o substrato pelo óxido de silício, e também correntes que aparecem por acoplamento indutivo entre as pistas e o substrato, que são as denominadas correntes de Eddy. Como pode ser visto no esquema eléctrico da bobina na figura abaixo, existem capacidades para modelar os acoplamentos capacitivos entre os diferentes elementos da bobina incluindo o guard-ring e o substrato. Também existem as resistências RSUB que modelam efeitos resistivos com o substrato. Fig 3.5 Layout obtido após simulação e respectivo esquema eléctrico da bobina integrada utilizada no filtro de saída. Os valores dos elementos do modelo são dados por: L = 3.965nH (indutância da bobina) Rs = 4.575Ω (resistência total das pistas DC e AC) CF = 38fF (capacidade parasita entre espiras) Rsub (caminho resistivo entre espiras através do substrato) Rsub1,2 = 169 Ω e 323Ω resp. (caminho resistivo do substrato) Cox1,2 = 122fF e 136fF resp. (capacidade entre espiras e substrato) Csub1,2 = 8.4fF e 0.01fF resp. (efeito capacitivo do substrato) Seguidamente simulou-se o circuito RLC de saída. No gráfico da figura 3.7 verificase que à frequência de 2.4GHz o módulo (curva a laranja) da impedância do filtro RLC de saída é mínimo e igual a 50Ω como desejado, dado que a parte imaginária (curva a 19

20 azul) se anula. O valor do condensador de saída foi obtido por tentativas até se chegar às curvas da figura 3.7. Ainda em relação ao condensador de saída, as simulações de esquemático apresentavam um resultado melhor quando eram usados dois condensadores em paralelo, cada um com metade do valor da capacidade total. As perdas com esta solução são menores. Por isso foram usados na construção do layout dois elementos em separado e ligados por pistas de metal e por vias tal como é mostrado na figura seguinte. Fig 3.6 Layout obtido após simulação e respectivo esquema eléctrico do condensador integrado utilizado no filtro de saída. Do ponto de vista de layout este condensador é constituído por dois elementos quadrados cpolyrf com dimensões L=W=33.9µm cada, em que as ligações para o exterior são feitas com pistas em metal 4 (para a saída da bobina do filtro de saída e para o pad de saída PAD3). Este componente tem dois guard-rings, um em cada elemento, ligados à massa por meio de uma pista em metal1 (ver figuras 3.6 e 3.9). Fig 3.7 Gráfico da simulação do filtro de saída do amplificador onde é mostrada a variação do módulo, da parte real e da parte imaginaria da sua impedância em função da frequência. 20

21 3.1.3 Dimensionamento da malha de adaptação de entrada No dimensionamento da malha de adaptação de entrada também foi utilizada uma bobina desenhada com 3 níveis de metalização. Esta bobina tem um valor de 9.46nH, tendo portanto mais espiras e ocupando mais área em relação à bobina do filtro de saída. Os motivos que levaram a usar esta bobina e não uma da tecnologia (com apenas 1 nível de metal) são os mesmos do que os mencionados na descrição anterior. O seu layout e o respectivo esquema eléctrico estão representados na figura seguinte. Fig 3.8 Layout construído após simulação e respectivo esquema eléctrico da bobina integrada utilizada na malha de adaptação de entrada. Os valores dos elementos do modelo são dados por: L = 9.46nH (indutância da bobina) R = 9.85Ω (resistência total das pistas DC e AC) CF = 36fF (capacidade parasita entre espiras) Rsub (caminho resistivo entre espiras através do substrato) Rsub1,2 = Ω e 411Ω resp. (caminho resistivo do substrato) Cox1,2 = 128fF e 176fF resp. (capacidade entre espiras e substrato) Csub1,2 = 16fF e 10fF resp. (efeito capacitivo do substrato) A construção desta bobina é em tudo semelhante à bobina anterior, só difere nas dimensões. As pistas têm 8µm de largura e são desenhadas de modo a que o espaçamento entre pistas adjacentes seja de 2µm, como no caso anterior. Também é utilizado um guard-ring quadrado com 344,5µm de lado, em metal 1, para diminuir as interferências electromagnéticas e cujas pistas têm agora 10µm de largura. 21

22 Também faz parte desta malha de entrada um condensador Cin que simultaneamente faz desacoplamento DC. A construção deste condensador é idêntica à descrita para o condensador do filtro de saída (secção 3.1.2), só diferindo nas dimensões, em que cada unidade tem L=W=29.35µm. Também tem dois guard-rings, um em cada elemento, que estão ligados à massa por meio de uma pista em metal 1 (ver figura 3.9). De referir que o protótipo inicial não tinha malha de desadaptação de entrada, só tinha um condensador de desacoplamento DC com um valor de 2.8pF. Nesta malha o condensador tem agora um valor de 1.5pF (ocupando menos área de CI) Aspectos sobre o layout para simulação O layout final do circuito do amplificador comutado em tensão tem a forma representada na figura seguinte. Teve-se em consideração aspectos como, a área ocupada pelo circuito, a interferência electromagnética entre as duas bobinas, e as capacidades parasitas dos componentes. A bobina maior ficou situada à esquerda do circuito, esta bobina em conjunto com o condensador de desacoplamento DC fazem parte da malha de adaptação de entrada. A bobina de saída, à direita no circuito, ficou afastada tanto quanto possível da bobina de entrada para evitar algumas interferências electromagnéticas que pudessem perturbar o funcionamento do amplificador. Nesse afastamento foram colocados dois PADs, o bloco de transístores da fig 3.4, e as duas resistências de polarização, de modo a optimizar o preenchimento do espaço. Todas as portas dos blocos PMOS e NMOS estão ligadas entre si através de metal 1, e em seguida ligam neste metal com 1.4µm de largura à saída da bobina L1 da malha de adaptação de entrada do amplificador. As fontes dos 3 blocos de transístores PMOS ligam entre si por uma pista em metal 1 e esta faz a ligação ao pad de alimentação (PAD 2) por meio de uma outra pista também em metal 1 com 3.8µm de largura (figura 3.9). O circuito tem um conjunto de 6 PADs sendo 3 deles de massa e os outros de entrada, saída e alimentação. Nas bobinas são visíveis os dois guard-rings em metal 1 cuja função é minimizar os acoplamentos parasitas entre elementos do circuito e polarizar o poço onde estas se encontram. 22

23 Fig 3.9 Aspecto final do layout do amplificador comutado em tensão. Os PADs assinalados com os números 1 2 e 3 são do sinal de excitação vindo do gerador, da fonte de alimentação DC e do sinal de saída, respectivamente. Os condensadores Cin, Cout e as bobinas L1 e L2 também estão assinalados na figura 3.9, assim como as resistências R1 e R2 em rpolyh que asseguram o PFR do amplificador. No layout é visível que ambos os condensadores foram implementados usando dois condensadores em paralelo. Os valores dos componentes passivos são dados por: L1 = 9.46nH L2 = 3.965nH Cin = 1.5pF (2 x 0.75pF) Cout = 1.4pF (2 x 0.7pF) R1 = 15KΩ R2 = 15KΩ Faz-se agora aqui uma breve referência ao amplificador comutado em tensão que foi estudado e simulado com a tecnologia CMOS 0.35µm da AMS, fabricado e depois medido em laboratório. Este protótipo serviu como ponto de partida para o presente trabalho, tanto a nível de melhoramentos no circuito, como na comparação com resultados simulados. Neste layout aparece apenas uma bobina da tecnologia (só com um nível de metalização), que faz parte do filtro de saída, ao passo que no layout da figura 3.9 são usadas duas bobinas de 3 camadas de metal, portanto com melhor factor de qualidade. 23

24 Fig 3.10 Imagem do layout do amplificador comutado em tensão construído e medido em trabalho anterior. Um outro aspecto importante é que neste protótipo não existe malha de adaptação na entrada, enquanto no circuito da figura 3.9 introduziu-se a referida malha, o que melhorou o funcionamento do amplificador. Pelo facto de haver esta malha o layout da fig 3.9 ocupa mais área de circuito integrado, sendo portanto de custo mais elevado do que o layout da fig Amplificador comutado em corrente (CMCD) No projecto do amplificador comutado em corrente, representado na figura 3.11, foram optimizados os blocos de transístores NMOS que constituem cada um dos dois interruptores. Foi determinando por simulação o número de transístores a utilizar, as suas dimensões, e a melhor maneira de os interligar em termos de layout. No filtro de saída foi reaproveitada a bobina de 3.965nH que tinha sido usada no amplificador comutado em tensão. Para polarizar o circuito foram inicialmente usadas duas fontes de corrente com transístores PMOS, mas como o rendimento se degradava muito, optou-se pela solução de polarizar o circuito com duas bobinas (como foi referido em 2.2 esta solução traz a vantagem de permitir uma modulação em amplitude através da fonte de alimentação), tal como a figura abaixo mostra. Aqui também foi reaproveitada a bobina de 3.965nH. O conjunto das três bobinas e do condensador que constitui o filtro de saída ocupam uma área que é realizável em circuito integrado. Note-se que este circuito tem entrada e saída diferencial. 24

25 Fig 3.11 Esquemático construído para simulação do amplificador comutado em corrente Dimensionamento dos interruptores com transístores NMOS Foram desenhados os dois transístores M1 e M2 assinalados na figura 3.11 por dois blocos com 70 transístores NMOS cada (tendo cada transístor NMOS as dimensões de L=0.35 µm e W=10 µm), tal como é mostrado na fig O número de transístores é relativamente elevado para diminuir as perdas nos mesmos, dado a resistência de condução Ron entre os drenos e as fontes ser menor. Como em cada bloco os transístores estão ligados entre si em paralelo, a capacidade de saída também aumenta, mas devido ao funcionamento deste amplificador (ver secção 2.2 condição ZVS), isto não constitui um problema, pelo menos em termos ideais. Na realidade, a tensão entre o dreno e a fonte não é completamente nula quando o transístor passa à condução, provocando algumas perdas. Tal como no caso do amplificador comutado em tensão, aqui também é mostrada a evolução do rendimento e da potência na carga para vários valores de potência disponível na entrada, com uma tensão de alimentação fixa de VDD=1V (este último aspecto está focado na secção 4.2). No caso da figura 3.12 foram usados 35 transístores NMOS em cada bloco (cada bloco de transístores simula um interruptor), aqui há mais perdas em relação ao caso da figura 3.13 (para valores de Psav abaixo dos 13 dbm) em que foram usados 70 transístores NMOS (70 transístores foi o melhor número conseguido por via de simulação). 25

26 Dado o aumento do número de transístores, no caso da situação da figura 3.13 há um abaixamento nas perdas através dos transístores quando estes conduzem, fazendo com que o andamento da potência entregue à carga e do rendimento sejam muito melhores que no caso da figura Isto mostra que os interruptores com transístores MOS tem grande influência na performance do amplificador comutado em corrente, portanto o seu estudo mais detalhado, tendo em vista um melhor desempenho do amplificador, pode ser tema de um próximo trabalho no futuro. Fig 3.12 Evolução do rendimento e da potência na carga para um circuito com 35 transístores NMOS em cada interruptor. Fig 3.13 Evolução do rendimento e da potência na carga para um circuito com 70 transístores NMOS em cada interruptor. 26

27 No layout, tanto o interruptor M1 como o interruptor M2 são constituídos cada um por 70 transístores NMOS dispostos em 4 blocos de 15 transístores e um bloco de 10 transístores, tal como é indicado na figura abaixo. Fig 3.14 Disposição dos 70 transístores NMOS que formam cada um dos dois interruptores no amplificador comutado em corrente. Os drenos dos transístores NMOS estão ligados através de uma pista em metal 4 com largura igual a 3.10µm (pista central na figura). Para cada interruptor esta pista faz a ligação a cada uma das bobinas de alimentação (figuras 3.14 e 3.17). Todas as portas dos transístores NMOS de cada interruptor estão interligadas em metal 1. As portas do M1 e M2 ligam aos PADs input1 e input2, respectivamente, que possibilitam a entrada do sinal de excitação diferencial. As fontes dos transístores NMOS ligam entre si através de uma pista em metal 1 com largura igual a 3.2µm que, por sua vez, faz a ligação ao PAD de massa (ground). Também os guard-rings em metal 1 das três bobinas do circuito estão ligados ao PAD de massa (figura 3.17). Todos os blocos de transístores estão envolvidos por guard-rings, pelos motivos já explicados anteriormente Dimensionamento do filtro de saída No filtro de saída houve a preocupação de reutilizar a bobina de 3.965nH que tinha sido desenhada para o filtro do amplificador em tensão. Em função disso determinou-se o valor da capacidade do condensador para sintonizar o filtro à frequência de trabalho (2.4GHz). Obteve-se um valor para o condensador igual a 1pF, sendo portanto perfeitamente integrável. 27

28 Na figura 3.15 mostra-se o andamento da parte real, da parte imaginária e do módulo da impedância de entrada do filtro desde uma frequência de 0 até 4 GHz. Nota-se que este apresenta um módulo com valor máximo em cerca de 2.4 GHz, tal como era desejado. Deste modo o filtro apresenta uma impedância máxima à frequência fundamental forçando esta a fluir pela carga e uma impedância mínima às harmónicas do sinal, que é o comportamento necessário para este tipo de amplificador. Fig 3.15 Gráfico da simulação do filtro de saída do CMCD onde é mostrada a variação do módulo, da parte real e da parte imaginária da impedância em função da frequência Adição de componentes externos ao amplificador integrado Ao contrário do amplificador comutado em tensão, no amplificador comutado em corrente tiveram que ser adicionados alguns componentes externos ao esquemático devido à topologia do circuito, pois estes componentes são necessários para transformar os acessos diferenciais em acessos em relação à massa, tal como é ilustrado na figura Para caracterizar experimentalmente um amplificador deste tipo normalmente estes componentes são necessários pois os equipamentos de medida têm acessos em relação à massa. Numa utilização prática, se a carga for uma antena, a saída tem de ser em relação à massa. Estes componentes são: - Transformador na entrada do amplificador (à esquerda na fig 3.16) com ponto médio, que transforma o sinal vindo da fonte de excitação num sinal diferencial que é aplicado às duas entradas do amplificador. - Transformador na saída que converte o sinal diferencial da saída do amplificador num sinal em relação à massa para ser aplicado à carga (antena em emissão). 28

29 - Fonte DC para polarizar o ponto médio do transformador de entrada com uma tensão próxima de 1V (valor obtido por simulação), visto que melhora o desempenho dos transístores na comutação. - Duas bobinas ideais de 4nH cada, para melhorar a adaptação na entrada do amplificador. Fig 3.16 Circuito para simulação do CMCD, com componentes externos ao amplificador propriamente dito Considerações no desenho do layout O layout final do circuito do amplificador comutado em corrente tem a forma representada na figura seguinte. Teve-se em consideração aspectos como a área ocupada pelo circuito, a interferência electromagnética entre as três bobinas, as capacidades parasitas dos componentes, entre outros aspectos, tal como no layout do amplificador comutado em tensão. As duas bobinas de alimentação são assinaladas por L1 e L2 e estão dispostas de maneira que o PAD de alimentação VCC ocupe o espaço entre estas, assim como o condensador Cap do filtro, permitindo ao mesmo tempo um certo afastamento entre estas bobinas de modo a minimizar possíveis interferências que pudessem perturbar o desempenho do circuito. Segue-se em baixo, também com algum afastamento pelas mesmas razões, a bobina L3 pertencente ao filtro. De referir que as bobinas têm dois guard-rings em metal 1 (quadrado em volta de cada uma) tal como no caso do amplificador em tensão, para minimizar os acoplamentos parasitas entre elementos do circuito. 29

30 Os dois blocos de transístores (a verde na figura, em que cada bloco representa um dos dois interruptores) estão situados em lados simétricos do layout, tal como a figura sugere, e mantendo também uma certa distância relativamente aos guard-rings das bobinas. O PAD VCC assegura a alimentação vinda da fonte DC exterior ao circuito, através de uma pista em metal 4 para as duas entradas das bobinas de alimentação. Fig 3.17 Aspecto final do layout do amplificador comutado em corrente. Os PADs input1 e input2 são do sinal de excitação diferencial vindo do gerador através do transformador de entrada externo e são ligadas por meio de pistas em metal1 às portas dos transístores. 30

31 Os PADs output1 e output2 estabelecem ligação entre o filtro por meio de pistas em metal4 e o exterior do circuito, conduzindo o sinal diferencial de saída até ao transformador externo (ver figuras 3.16 e 3.17). Os valores dos componentes passivos são dados por: L1 = L2 =L3= 3.965nH Cap = 1 pf Nota: No layout é visível que o condensador Cap foi implementado usando dois condensadores de 0.5pF em paralelo, pelas mesmas razões que no caso do amplificador comutado em tensão. 31

32 Capítulo 4 Simulações e comparação de resultados das duas topologias Os gráficos seguintes relativos ao varrimento em potência disponível na entrada tanto do amplificador comutado em tensão como do amplificador comutado em corrente estão construídos até 16dBm, visto ser este o valor máximo de potência disponível que o gerador do laboratório consegue disponibilizar aos seus terminais. 4.1 Resultados de simulação do amplificador comutado em tensão Nesta secção são apresentados alguns gráficos que ilustram as simulações realizadas no simulador CADENCE relativamente ao amplificador comutado em tensão (VMCD), e que revelam melhorias introduzidos ao longo deste trabalho em relação ao protótipo do amplificador já existente, que foi construído e medido em trabalhos anteriores. Um aspecto importante foi o facto de se ter introduzido uma malha de adaptação na entrada, o que permite entregar mais tensão às portas dos transístores permitindo uma comutação mais eficiente. Na figura seguinte verifica-se isso mesmo, foram medidas as tensões aplicadas às portas dos transístores para uma potência disponível na entrada do amplificador de 12.5dBm. Desprezando a primeira metade do gráfico onde está o regime transitório, constata-se que com a malha de adaptação a tensão aplicada aos transístores sobe (para a mesma potência disponível). Fig 4.1 Tensão aplicada às portas dos transístores com malha de adaptação (curva a vermelho) e sem malha de adaptação (curva a azul), para uma potência disponível na entrada de 12.5dBm. A malha de adaptação também oferece uma boa adaptação na entrada do amplificador, figuras 4.5 e 4.7 (curvas a azul). Estes dois gráficos foram obtidos para uma potência disponível na entrada de 14dBm e mostram uma potência entregue acima 32

33 dos 12dBm para o amplificador simulado com bobinas ideais (entenda-se como bobinas ideais as que só apresentam efeito indutivo) e um pouco abaixo dos 14dBm para o amplificador com o layout construído, ou seja com bobinas simuladas electromagneticamente, i.e., mais próximas do real, portanto este último caso entrega ligeiramente mais potência à entrada do amplificador. A figura 4.2 mostra os andamentos da tensão aplicada ao filtro e da corrente nos transístores PMOS (despreze-se o transitório), além de haver um desfasamento entre elas devido ao filtro, existe corrente e tensão simultaneamente nos intervalos de tempo de transição dando origem a perdas, a tensão não se anula completamente nem atinge o valor da alimentação (1.65V) o que mostra que há uma queda de tensão entre os drenos e as fontes dos transístores implicando mais perdas que degradam o rendimento do amplificador. Fig 4.2 Simulação da tensão à entrada do filtro e da corrente nos transístores PMOS. A figura 4.3 mostra o andamento da mesma tensão aplicada ao filtro com o andamento da corrente nos transístores NMOS, em que a corrente está distorcida em relação ao caso ideal. 33

34 Fig 4.3 Simulação da tensão à entrada do filtro e da corrente nos transístores NMOS. Na figura 4.4 apresenta-se a variação da potência entregue à carga e da eficiência em função da potência disponível do gerador de excitação para o amplificador com a bobina do filtro de saída ideal e a bobina da malha de adaptação de entrada também ideal, com uma tensão de alimentação de 1.65V (DC). Fig 4.4 Simulação da eficiência e da potência na carga para o amplificador comutado em tensão com bobinas ideais em função da potência disponível da fonte de excitação. 34

35 Fig 4.5 Simulação da eficiência, da potência na carga e da potência entregue na entrada para o amplificador comutado em tensão com bobinas ideais em função da tensão DC de alimentação. As simulações das figuras 4.5 e 4.7 mostram ainda o andamento das curvas da potência entregue à carga e do rendimento de saída bem como a potência entregue na entrada do amplificador Pin (curva a azul) com bobinas ideais (i.e. as que só apresentam efeito indutivo) e com bobinas simuladas (i.e. já com os efeitos parasitas incluídos no modelo eléctrico) respectivamente, para diferentes valores da tensão de alimentação desde 1.4V até 3.6V. Vê-se claramente uma subida da potência na carga, dado que esta é proporcional ao quadrado da tensão de alimentação e uma degradação na eficiência de saída. Como a eficiência é um requisito importante de projecto, porque está directamente relacionada com o consumo de energia (notar que este amplificador pode ser usado em aplicações móveis), terá que haver uma situação de compromisso entre a eficiência e a potência entregue à carga para a escolha da tensão de alimentação. Neste projecto resolveu-se trabalhar com uma tensão de alimentação VDD=1.65V, visto que foi o valor de tensão que permitiu obter por simulação os rendimentos de saída mais elevados, tanto para o caso de bobinas ideais como para o caso de bobinas simuladas electromagneticamente (figuras 4.4 e 4.6). 35

36 Fig 4.6 Simulação pos-layout da eficiência e da potência na carga para o amplificador comutado em tensão em função da potência disponível da fonte de excitação Fig 4.7 Simulação pos-layout da eficiência, da potência na carga e da potência entregue na entrada para o amplificador comutado em tensão em função da tensão DC de alimentação No gráfico seguinte são apresentadas as simulações pós-layout e as medidas experimentais do protótipo já existente. Nota-se que a eficiência tem valores bastante baixos, principalmente para potências de excitação Psav mais baixas, chegando no máximo aos 30% em simulação. Notar também que começa a haver algum desvio entre os valores da eficiência na simulação e os valores medidos em laboratório para valores a partir dos 0 dbm de potência na entrada, chegando aos 10% de discrepância quando se excita o amplificador com Psav=16 dbm. Já a potência de saída PL apresenta resultados mais fiáveis entre simulação e laboratório. 36

37 Fig 4.8 Simulação pós-layout da eficiência e da potência na carga para o protótipo do amplificador comutado em tensão anterior a este trabalho. Nota-se uma melhoria do amplificador comutado em tensão realizado neste trabalho por comparação com os resultados que a figura 4.8 retrata, nomeadamente em relação ao rendimento. Neste trabalho o protótipo do amplificador em tensão está alimentado a 1.65V em vez de 3.6V como acontecia com o protótipo a que a figura 4.8 se refere, o que provoca menores perdas nos transístores. Como se viu anteriormente estas perdas são proporcionais ao quadrado da tensão de alimentação VDD (ver equação 2.4), e são a principal causa de degradação da eficiência deste amplificador. Por outro lado a malha de adaptação de entrada permite um funcionamento comutado mais eficaz dado que impõe mais tensão às portas dos transístores para a mesma potência disponível na entrada do amplificador. 4.2 Resultados de simulação do amplificador comutado em corrente Para o caso do amplificador comutado em corrente os gráficos abaixo descrevem os andamentos da potência entregue à carga e do rendimento de saída para vários valores de potência disponível do gerador. No primeiro gráfico (figura 4.9) temos o caso em que são utilizadas as três bobinas ideais com o mesmo valor de indutância (3.965nH), i.e., a bobina usada no filtro e as duas bobinas de alimentação dos transístores. Este gráfico é construído para uma tensão de alimentação do circuito de 1V e com a potência disponível do gerador, Psav, a variar de 0 dbm a 16 dbm.. Portanto vê-se que nestas condições (bobinas ideais) o rendimento máximo atinge quase os 75% para uma potência na entrada de 16 dbm, valores mais elevados do que no caso do amplificador comutado em tensão com bobinas ideais (figura 4.4). Na potência entregue à carga este amplificador também tem alguma vantagem, compare-se as curvas da potência na carga nos gráficos das figuras 4.4 e 4.9. No entanto, tal como o gráfico 4.9 mostra, aparece 37