Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans

Transcrição

1 Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 3/maio/21 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O senho da versão monociclo aparece abaixo, com talhamento do Bloco ados. ssuma que as instruções às quais esta organização monociclo dá suporte execução são apenas as seguintes (exceto quando a questão particular especificar outra forma):, SB, N, OR, XOR, NOR, W, SW e ORI. MIPS_V incpc rst control_unit pc=i_ i_ uins IR_out= path ad drs drt adr ext_ rst R wreg op2 reg_st uins.bw result=d_ d_ ados 1. [3,5 pontos] ssuma uma frequência operação 3 MHz para o processador MIPS monociclo e que a organização original foi alterada para dar suporte a executar todas as instruções do programa abaixo, mantendo a característica monociclo. Calcule: a) (1, pontos) O número ciclos relógio que leva p/ executar o programa, com a área dados fornecida; b) (1 ponto) O tempo execução do programa em segundos (1ns=1-9 segundos); c) (1 ponto) O que faz este programa, do ponto vista semântico? d) (,5 pontos) Este programa possui subrotinas? Se sim, on esta(s) se encontra(m)? efina o intervalo linhas str:.asciiz "lo Mamae!" 3. uca:.word x. lca:.word x text 7..globl main 8. main: la $t3,uca 9. lw $t,($t3) 1. la $t5,lca 11. lw $t6,($t3) 12. la $t,str 13. loop: lb $t1,($t) 1. beq $t1,$,end 15. slti $t2,$t1,x1 16. bne $t2,$,floop 17. slti $t2,$t1,x5b 18. bne $t2,$,guc 19. slti $t2,$t1,x61 2. bne $t2,$,floop 21. slti $t2,$t1,x7b 22. beq $t2,$,floop 23. addiu $t6,$t6,1 2. j floop 25. guc: addiu $t,$t,1 26. floop: addiu $t,$t,1 27. j loop 28. end: sw $t,($t3) 29. sw $t6,($t5) 3. li $v,1 31. syscall

2 2. [3 pontos] Consire o bloco dados monociclo apresentado abaixo. Ele resultou da transformação do bloco dados visto em aula para dar suporte às novas instruções BE e I. O ponto nos multiplexadores indica condição verdaira (ou, equivalentemente, sinal controle do mux em 1). ssuma que as instruções às quais este processador dá suporte execução são apenas as seguintes:, SB, N, OR, XOR, NOR, W, SW, ORI, BE e I. 1 << 2 reg_st entpc clo pc=i_ ad drs drt adr R Banco Registradores clo ext_ wreg 3 ados result=d_ a) Suponha que existe uma única falha, que afeta apenas o multiplexador que escolhe na entrada op2 da (Mux ). falha é que o sinal controle ste multiplexador está grudado eternamente no valor 1. iga quais instruções ainda pom ser executadas corretamente, justificando para cada uma las. b) Observe na documentação do MIPS a funcionalida da instrução XORI e diga se e como o hardware acima veria ser alterado para ser capaz executar esta instrução. ue operação ve ser realizada na? uais condições veriam ser fixadas nos 5 multiplexadores para executar esta instrução? iga se alguma condição multiplexador é irrelevante. 3. (3,5 pontos) Consire as linhas código VH abaixo, que são parte da scrição do MIPS monociclo (MIPS_V). Este trecho contém a finição do sinal ad do bloco dados, que é a saída do multiplexador cuja saída é o enreço do registrador stino para instruções que escrevem no banco registradores. ssuma como verdairo o seguinte fato: s instruções da MIPS monociclo são codificadas em bits com valores na faixa a 1, na seguinte orm crescente valores: (, SB, N, OR, XOR, NOR, W, SW, ORI). Pe-se: a) efina os códigos associados às instruções mencionadas no VH. b) sando os códigos finidos no item a), senhe um diagrama esquemático que use apenas portas lógicas e componentes tais como multiplexadores, multiplexadores, codificadores, e que corresponda a um circuito correto e completo que po resultar da conversão do código VH dado para hardware. icas: (i) ssuma que as entradas do esquemático são todos os sinais não atribuídos no trecho VH dado; (ii) O sinal ad é a única saída do esquemático, e instr é um sinal interno do mesmo. 1. instr <= '1' when = or =SB or 2. =N or =OOR or =XXOR or =NNOR else 3. '';. ad<= (15 downto 11) when instr='1' else 5. (2 downto 16); op2 ce rw 5

3 Gabarito Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula. O senho da versão monociclo aparece abaixo, com talhamento do Bloco ados. O Bloco ados da versão multiciclo encontra-se no verso. ssuma que as instruções às quais a organização monociclo dá suporte execução são apenas as seguintes, exceto se a questão particular especificar outra forma:, SB, N, OR, XOR, NOR, W, SW e ORI. MIPS_V incpc rst pc control_unit i_ IR_out uins path adrs adrt adrd ext_ R rst wreg reg_st d_ uins.bw result ados 1. [3,5 pontos] ssuma uma frequência operação 3 MHz para o processador MIPS monociclo e que a organização original foi alterada para dar suporte a executar todas as instruções do programa abaixo, mantendo a característica monociclo. Calcule: a) (1, pontos) O número ciclos relógio que leva p/ executar o programa, com a área dados fornecida; b) (1 ponto) O tempo execução do programa em segundos (1ns=1-9 segundos); c) (1 ponto) O que faz este programa, do ponto vista semântico? d) (,5 pontos) Este programa possui subrotinas? Se sim, on esta(s) se encontra(m)? efina o intervalo linhas. 1.. # ciclos - diretiva 2. str:.asciiz "lo Mamae!" # ciclos finição dados 3. uca:.word x # ciclos finição dados. lca:.word x # ciclos finição dados text # ciclos - diretiva 7..globl main # ciclos - diretiva 8. main: la $t3,uca # 2 ciclos 9. lw $t,($t3) # 1 ciclo 1. la $t5,lca # 2 ciclos 11. lw $t6,($t3) # 1 ciclo 12. la $t,str # 2 ciclos 13. loop: lb $t1,($t) # 1 ciclo 1. beq $t1,$,end # 1 ciclo Salta só quando acabou o vetor 15. slti $t2,$t1,x1 # 1 ciclo 16. bne $t2,$,floop # 1 ciclo Salta se código do caracter menor que, ou seja para o caractere e para o!. 2*6 ciclos 17. slti $t2,$t1,x5b # 1 ciclo 18. bne $t2,$,guc # 1 ciclo Salta se código do caracter entre e Z, ou seja para e M. 2*9 ciclos 19. slti $t2,$t1,x61 # 1 ciclo 2. bne $t2,$,floop # 1 ciclo Salta se código do caracter maior que Z e menor que a. *1 ciclos 21. slti $t2,$t1,x7b # 1 ciclo 22. beq $t2,$,floop # 1 ciclo Salta se código do caracter maior que z. *12 ciclos 23. addiu $t6,$t6,1 # 1 ciclo qui só se letra minúscula, ou seja para loamae. 6*1 ciclos. 2. j floop # 1 ciclo 25. guc: addiu $t,$t,1 # 1 ciclo 26. floop: addiu $t,$t,1 # 1 ciclo 27. j loop # 1 ciclo 28. end: sw $t,($t3) # 1 ciclo 29. sw $t6,($t5) # 1 ciclo 3. li $v,1 # 1 ciclo 31. syscall # 1 ciclo

4 Solução: a) Cada instrução entre as linhas 8-12 é executada somente uma vez, o que correspon a 8 ciclos relógio gastos para executá-las. Não existem sub-rotinas neste programa, mas existe um laço entre as linhas 13-27, com várias partes executadas forma condicional. s linhas 28-31, são também executadas apenas uma vez, gastando ciclos. Vamos agora à análise do laço: (i) a última vez que o laço for executado, passa-se apenas pelas linhas 13-1, o que consome 2 ciclos; (ii) em seguida existem 5 maneiras passar pelo rótulo floop: i. Saltando da linha 16, o que leva a uma execução que gasta 2=6 ciclos relógio. Ocorre para todos os caracteres com código menor que o uma letra; ii. Saltando da linha 18 para o rótulo guc, o que leva a uma execução que gasta 63=9 ciclos relógio. Ocorre para todas as letras maiúsculas; iii. Saltando da linha 2, uma execução que gasta 82=1 ciclos relógio. Ocorre para todos os caracteres com código maior que o uma letra maiúscula e menos que uma letra minúscula; iv. Saltando da linha 22, uma execução que gasta 12=12 ciclos relógio. Ocorre para todos os caracteres com código maior que o qualquer letra; v. Finalmente, saltando da linha 2, execução que gasta 122=1 ciclos relógio. Cada execução que não seja a final do laço po gastar um stes valores (6, 9, 1, 12 ou 1), penndo do resultado dos testes. Ocorre para todas as letras minúsculas. Estes testes penm do caractere processado a cada volta do laço (ver talhamento disto na resposta ao item c) abaixo). Com os dados fornecidos, o laço será executado 1 vezes, mais a execução final que sai fora le. as 1 execuções, o caso (i) acontece 2 vezes, para o caractere branco e para o caractere!; o caso (ii) acontece também 2 vezes, para as letras maiúsculas; o caso (iii) não ocorre (não há caractere com código maior que Z e menor que a ); o caso (iv) não ocorre (pois não há caractere com código maior que z ); finalmente o caso (v) ocorre 6 vezes, para todas as letras minúsculas. ssim, o número total ciclos gastos para executar o programa é 8(2*62*9*1*126*12)=128 ciclos. b) Como o relógio é 3MHz, o período ste é 1/3*1 6 =3,33x1-9 s. ogo, o tempo execução é 1283,33x1-9 s=,27x1-7 s, ou quase,3 microssegundos. c) Este programa computa o número letras maiúsculas e letras minúsculas em uma caia SCII dada, armazenada na memória a partir do enreço associado ao rótulo str. o final da contagem, estes valores são escritos nas variáveis uca (upper case letters) e lca (lower case letters) para letras maiúsculas e minúsculas, respectivamente. d) Não, este programa não possui qualquer subrotina, pois não se usa em nenhuma parte le um dos pares instruções que fine tais estruturas na linguagem montagem do MIPS (jal ou jalr seguido jr $ra). 2. [3 pontos] Consire o bloco dados monociclo apresentado abaixo. Ele resultou da transformação do bloco dados visto em aula para dar suporte às novas instruções BE e I. O ponto nos multiplexadores indica condição verdaira (ou, equivalentemente, sinal controle do mux em 1). ssuma que as instruções às quais este processador dá suporte execução são apenas as seguintes:, SB, N, OR, XOR, NOR, W, SW, ORI, BE e I.

5 1 << 2 reg_st entpc clo pc=i_ ad drs drt adr R Banco Registradores clo ext_ wreg 3 ados result=d_ a) Suponha que existe uma única falha, que afeta apenas o multiplexador que escolhe na entrada op2 da (Mux ). falha é que o sinal controle ste multiplexador está grudado eternamente no valor 1. iga quais instruções ainda pom ser executadas corretamente, justificando para cada uma las. b) Observe na documentação do MIPS a funcionalida da instrução XORI e diga se e como o hardware acima veria ser alterado para ser capaz executar esta instrução. ue operação ve ser realizada na? uais condições veriam ser fixadas nos 5 multiplexadores para executar esta instrução? iga se alguma condição multiplexador é irrelevante. Solução: a) O problema afeta todas as instruções que necessitam um valor estendido a partir dos 16 bits inferiores da palavra instrução, com exceção da instrução BE, que não usa este mux. Ora, as instruções tipo R não usam nem extensão nem extensão sinal. ogo, elas não são afetadas pela faha do mux que ixa sempre passar o que elas escolheriam passar para a saída do mux. ogo as instruções, SB, N, OR, XOR e NOR ainda são executadas corretamente. W e SW, por outro lado, necessitam da extensão sinal que não passa mais para a entrada da. ogo elas não funcionam mais. I e ORI necessitam da extensão, logo estas não funcionam mais. BE, por sua vez continua a funcionar, pois não usa forma alguma a saída do mux. b) instrução XORI usa no bloco dados exatamente os mesmos caminhos que a instrução ORI. Sua única diferença em relação a esta última é que a ve executar uma operação XOR bit a bit suas entradas op1 e op2. No bloco controle ve-se acrescentar a lógica codificação do XORI e acrescentar o nome sta no tipo inst_type. No bloco dados absolutamente nada muda, mas a é alterada para executar a operação XOR bit a bit não apenas no caso da instrução XOR, mas também no caso =XORI. s condições dos muxs são as seguintes: Controle do Mux 1 = (incrementa o ); op2 ce rw 5 Controle do Mux 2 = (instrução(2 downto 16) fine o registrador stino); Controle do Mux 3 = (ixa passar extensão ); Controle do Mux = (ixa passar extensão para entrada da ); Controle do Mux 5 = (saída da, result, passa para reg_st). Não existe sinal controle irrelevante em nenhum mux. 3. (3,5 pontos) Consire as linhas código VH abaixo, que são parte da scrição do MIPS monociclo (MIPS_V). Este trecho contém a finição do sinal ad do bloco dados, que é a saída do multiplexador cuja saída é o enreço do registrador stino para instruções que escrevem no banco registradores. ssuma como verdairo o seguinte fato:

6 s instruções da MIPS monociclo são codificadas em bits com valores na faixa a 1, na seguinte orm crescente valores: (, SB, N, OR, XOR, NOR, W, SW, ORI). Pe-se: a) efina os códigos associados às instruções mencionadas no VH. b) sando os códigos finidos no item a), senhe um diagrama esquemático que use apenas portas lógicas e componentes tais como multiplexadores, multiplexadores, codificadores, e que corresponda a um circuito correto e completo que po resultar da conversão do código VH dado para hardware. icas: (i) ssuma que as entradas do esquemático são todos os sinais não atribuídos no trecho VH dado; (ii) O sinal ad é a única saída do esquemático, e instr é um sinal interno do mesmo. 1. instr <= '1' when = or =SB or 2. =N or =OOR or =XXOR or =NNOR else 3. '';. ad<= (15 downto 11) when instr='1' else 5. (2 downto 16); Solução: a) solução sta questão é trivial. ado o pressuposto, a codificação é óbvia: =, SB=1, N=1, OR=11, XOR=1, NOR=11, W=11, SW=111 e ORI=1. b) sando as dicas fornecidas, a solução sta questão é o diagrama esquemáticos abaixo: instr <= '1' when = or =SB or =N or =OOR or =XXOR or =NNOR else ''; =XXOR =NOR =OOR Instruction(15 downto 11) Instruction(2 downto 16) Multiplexer 1S1 S2 ad C ENB 1 = =SB =N (3) (2) (1) ()