Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans .data 0x1E20FFF9 seis palavras da memória de programa
|
|
- Ivan Delgado Cesário
- 5 Há anos
- Visualizações:
Transcrição
1 Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 07/dezembro/ (3,0 pontos) Verdadeiro ou Falso. Abaixo aparem 10 afirmativas. Marque com V as afirmativas verdadeiras e com F as falsas. Se não souber a resposta correta, deixe em branco, pois cada resposta correta vale 0,3 pontos, mas cada resposta incorreta desconta 0,2 pontos do total positivo de pontos. Não é possível que a questão produza uma nota menor do que 0,0 pontos. a) (X) A diretiva de montagem.data aita pelo montador do ambiente MARS tem como efeito alocar um espaço na memória de dados exatamente do tamanho de uma palavra do prossador MIPS, ou seja 4 bytes. b) (X) Pseudo-instruções aitas como válidas pelo montador do ambiente MARS podem gerar uma ou duas instruções do MIPS como resultado de sua tradução durante o prosso de montagem de um programa. c) (X) Uma implementação de hardware completa do prossador MIPS R2000, ao executar uma instrução, deve ser capaz de produzir um dado imediato de 32 bits a partir do código objeto da instrução usando um de pelo menos quatro prossos distintos. d) (X) O bloco de controle de uma implementação de hardware completa do prossador MIPS R2000 precisa analisar apenas os seis bits mais significativos (31 a 26) do código objeto para identificar univocamente de que instrução se trata. e) (X) O modo de endereçamento pseudo-absoluto no MIPS é usado exclusivamente em instruções de salto para subrotina. f) (X) O código objeto 0x1E20FFF9 corresponde a uma instrução de salto condicional que, quando saltar, o faz para uma instrução que está exatamente seis palavras da memória de programa acima do salto. g) (X) A definição do número de portas de entrada e saída do banco de registradores do MIPS é estabelecida pela arquitetura do conjunto de instruções deste. Como existem instruções que manipulam até três registradores, o banco de registradores de qualquer organização do MIPS precisa ter no mínimo três portas de asso para leitura e/ou escrita. h) (X) A instrução SLT $t0, $t1, $t2 é uma instrução de controle de fluxo de execução de instruções. i) (X) O modo de endereçamento base-deslocamento é a única maneira que instruções do prossador MIPS usam para especificar endereços de asso à memória de dados. j) (X) Somente existem instruções na arquitetura MIPS R2000 que escrevem em 0 ou 1 registrador do banco. Nenhuma instrução escreve em 2 ou mais registradores. 2. (2,0 pontos) Considere as linhas abaixo, que contêm parte do VHDL da MIPS multiciclo/ Elas possuem a definição do sinal ads que corresponde ao conjunto de fios que gera o endereço da porta superior de leitura do banco de registradores. Pede-se: a) Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a , na ordem dada na Questão 3 abaixo. A partir deste pressuposto, defina os códigos associados às instruções SLL, SRA e SRL. b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas e multiplexadores, refletindo um circuito correto que pode resultar da compilação deste código VHDL. M3: ads <= IR(20 downto 16) when =SSLL or =SSRA or =SSRL else IR(25 downto 21);
2 3. (2,0 pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem multiplicação nem divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o multiplexador M4 estragou, e que seu defeito é, independente do valor do sinal de controle, sempre deixar passar sua entrada superior (IR(15 downto 11)) para a saída. Diga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: ADDU, SUBU, AND, OR, XOR, NOR, SLL, SLLV, SRA, SRAV, SRL, SRLV, ADDIU, ANDI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR. dtpc M1 D rpc Q uins.wpc 4 + pc=i_address address data Memória de Instruções incpc RNPC instruction uins.cy1 RIR uins.cy1 ir=ir_out npc RIN RD M3 AdRs op1 R1 M6 RA R1 D AdRt RS A REGS L M4 AdRd op2 U R2 RB R2 RT M7 wreg M7 ads add 0-extend s-extend s-extend* & IR[25:0] & 00 M2 result uins.wreg M5 cte_im RIM npc IMED RA RB outalu C o salta m p RALU uins.walu RALU=d_address address data Memória de Dados uins. uins.bw uins.rw RB RALU uins. uins.rw data M8 mdr_int x & data[7:0] 4. (3,0 pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,0 ponto) Diga quantos bytes ocupa este programa (área de instruções, área de dados e total) e calcule seu tempo de execução em nanossegundos, supondo que se trata da implementação MIPS multiciclo executando em uma frequência de 400MHz. b) (1,0 ponto) Estude o programa e diga o que ele faz. De nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica deste. c) (1,0 ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço 0x , que endereços de memória serão escritos pelo programa? 1.text 2.globl main 3 main: la $t0,text 4 addu $t3,$zero,$zero 5 turn: lb $t1,0($t0) 6 beq $zero,$t1,did 7 jal tl 8 addiu $t0,$t0,1 9 j turn 10 did: la $t2,no 11 sw $t3,0($t2) 12 li $v0,10 13 syscall 14 tl: addiu $t4,$zero,'b' 15 bne $t1,$t4,c 16 addiu $t3,$t3,1 17 jr $ra 18 c: addiu $t4,$zero,'b' 19 bne $t1,$t4,e 20 addiu $t3,$t3,1 21 e: jr $ra 22.data 23 No:.word 0 24 Text:.asciiz "Minha Babá gosta de me babar!!" RMDR uins.wmdr MDR result M9
3 Gabarito 1. (3,0 pontos) Verdadeiro ou Falso. Abaixo aparem 10 afirmativas. Marque com V as afirmativas verdadeiras e com F as falsas. Se não souber a resposta correta, deixe em branco, pois cada resposta correta vale 0,3 pontos, mas cada resposta incorreta desconta 0,2 pontos do total positivo de pontos. Não é possível que a questão produza uma nota menor do que 0,0 pontos. a) (X) A diretiva de montagem.data aita pelo montador do ambiente MARS tem como efeito alocar um espaço na memória de dados exatamente do tamanho de uma palavra do prossador MIPS, ou seja 4 bytes. b) (X) Pseudo-instruções aitas como válidas pelo montador do ambiente MARS podem gerar uma ou duas instruções do MIPS como resultado de sua tradução durante o prosso de montagem de um programa. c) (X) Uma implementação de hardware completa do prossador MIPS R2000, ao executar uma instrução, deve ser capaz de produzir um dado imediato de 32 bits a partir do código objeto da instrução usando um de pelo menos quatro prossos distintos. d) (X) O bloco de controle de uma implementação de hardware completa do prossador MIPS R2000 precisa analisar apenas os seis bits mais significativos (31 a 26) do código objeto para identificar univocamente de que instrução se trata. e) (X) O modo de endereçamento pseudo-absoluto no MIPS é usado exclusivamente em instruções de salto para subrotina. f) (X) O código objeto 0x1E20FFF9 corresponde a uma instrução de salto condicional que, quando saltar, o faz para uma instrução que está exatamente seis palavras da memória de programa acima do salto. g) (X) A definição do número de portas de entrada e saída do banco de registradores do MIPS é estabelecida pela arquitetura do conjunto de instruções deste. Como existem instruções que manipulam até três registradores, o banco de registradores de qualquer organização do MIPS precisa ter no mínimo três portas de asso para leitura e/ou escrita. h) (X) A instrução SLT $t0, $t1, $t2 é uma instrução de controle de fluxo de execução de instruções. i) (X) O modo de endereçamento base-deslocamento é a única maneira que instruções do prossador MIPS usam para especificar endereços de asso à memória de dados. j) (X) Somente existem instruções na arquitetura MIPS R2000 que escrevem em 0 ou 1 registrador do banco. Nenhuma instrução escreve em 2 ou mais registradores. Solução da Questão 1 a) (F) A diretiva de montagem.data aita pelo montador do ambiente MARS tem como efeito alocar um espaço na memória de dados exatamente do tamanho de uma palavra do prossador MIPS, ou seja 4 bytes. Justificativa: FALSO, a diretiva.data apenas define que as linhas após ela correspondem a definições de conteúdos da memória de dados; ela não resaerva espaço nesta memória. b) (V) Pseudo-instruções aitas como válidas pelo montador do ambiente MARS podem gerar uma ou duas instruções do MIPS como resultado de sua tradução durante o prosso de montagem de um programa. Justificativa: VERDADEIRO, pois foram vistos exemplos em aula destes dois casos, usando as pseudo-instruções li e la. A primeira, quando rebe um operando
4 imediato representável em até 16 bits produz apenas uma instrução ao ser traduzida para código objeto, enquanto la sempre produz duas instruções (lui+ori). c) (V) Uma implementação de hardware completa do prossador MIPS R2000, ao executar uma instrução, deve ser capaz de produzir um dado imediato de 32 bits a partir do código objeto da instrução usando um de pelo menos quatro prossos distintos. Justificativa: VERDADEIRO, pois como vimos por exemplo na descrição da organização da MIPS multiciclo, há quatro blocos distintos que podem gerar a entrada do registrador IMED. Os quatro prossos de geração de dado imediato vistos em aula foram: extensão de 0, extensão de sinal, extensão de sinal multiplicada por 4 (usado nas instruções de salto condicional) e geração de endereço a partir de pseudo-endereços de 26 bits (usado nas instruções J e JAL, por exemplo). d) (F) O bloco de controle de uma implementação de hardware completa do prossador MIPS R2000 precisa analisar apenas os seis bits mais significativos (31 a 26) do código objeto para identificar univocamente de que instrução se trata. Justificativa: FALSO, pois em alguns casos, como para as instruções tipo R, estes 6 bits tem o mesmo valor para diversas instruções (no caso ). Neste caso, este valor igual para diversas instruções implica que a análise deve ser estendida para mais bits, de forma a identificar a instrução de forma unívoca. No caso do exemplo dado aqui (instruções tipo R) analisa-se os bits 5 a 0 do código objeto. e) (F) O modo de endereçamento pseudo-absoluto no MIPS é usado exclusivamente em instruções de salto para subrotina. Justificativa: FALSO. Embora este modo seja usado na instrução JAL que é de salto para subrotina, existe pelo menos mais uma instrução onde ele é usado que não é de salto para subrotina, a instrução J. f) (V) O código objeto 0x1E20FFF9 corresponde a uma instrução de salto condicional que, quando saltar, o faz para uma instrução que está exatamente seis palavras da memória de programa acima do salto. Justificativa: VERDADEIRO. Os 6 primeiros bits do código objeto são, em binário, , ou seja 7 em decimal/hexadecimal. Isto corresponde de fato ao código de uma instrução BGTZ (um tipo de salto condicional). Observando os 16 bits inferiores (0xFFF9), nota-se que se trata de um numeral que em complemento de 2 expressa o binário o número -7. Como este valor é somado ao valor do PC apontando para a palavra seguinte à instrução BGTZ, ao multiplicar -7 por 4 e somar ao PC, obtém-se o endereço da posição localizada exatamente 6 palavras acima da BGTZ. g) (F) A definição do número de portas de entrada e saída do banco de registradores do MIPS é estabelecida pela arquitetura do conjunto de instruções deste. Como existem instruções que manipulam até três registradores, o banco de registradores de qualquer organização do MIPS precisa ter no mínimo três portas de asso para leitura e/ou escrita.
5 Justificativa: FALSO. Como visto desde o início do semestre, o nível de abstração da arquitetura é mais alto que o da organização. Claro que se pode ter um banco de registradores com mais do que três portas de asso, mas isto seria inútil, dado que não existem instruções que manipulam mais do que 3 registradores. por outro lado, é possível usar menos que três portas, mas isto implica a serialização do asso ao hardware, tornando o hardware menos rápido. Ainda assim, isto pode ser interessante, pois reduz a quantidade de hardware para implementar o banco de registradores e a potência dissipada por este. h) (F) A instrução SLT $t0, $t1, $t2 é uma instrução de controle de fluxo de execução de instruções. Justificativa: FALSO. Trata-se de uma instrução que testa sem o valor em $t1 é menor que o valor em $t2, anotando o resultado do teste em $t0. Claro que isto pode depois ser usado com instruções de salto condicional para realizar controle de fluxo, mas SLT em si não se caracteriza como tal tipo de instrução. i) (V) O modo de endereçamento base-deslocamento é a única maneira que instruções do prossador MIPS usam para especificar endereços de asso à memória de dados. Justificativa: VERDADEIRO. Como a arquitetura do MIPS define que instruções não podem ocupar mais do que 32 bits e que endereços de memória ocupam 32 bits, é impossível armazenar um endereço inteiro em uma instrução. Além do mais a arquitetura do MIPS é do tipo LOAD-STORE. Embora haja outros modos de endereçamento para fazer asso à memória de instruções, somente o basedeslocamento está disponível para asso à memória de dados. j) (V) Somente existem instruções na arquitetura MIPS R2000 que escrevem em 0 ou 1 registrador do banco. Nenhuma instrução escreve em 2 ou mais registradores. Justificativa: VERDADEIRO. Embora existam no MIPS instruções que escrevem informação útil em mais de um registrador (como a instrução JAL), isto nunca é feito para dois registradores do banco. Fim da Solução da Questão 1 2. (2,0 pontos) Considere as linhas abaixo, que contêm parte do VHDL da MIPS multiciclo/ Elas possuem a definição do sinal ads que corresponde ao conjunto de fios que gera o endereço da porta superior de leitura do banco de registradores. Pede-se: a) Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a , na ordem dada na Questão 3 abaixo. A partir deste pressuposto, defina os códigos associados às instruções SLL, SRA e SRL. b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas e multiplexadores, refletindo um circuito correto que pode resultar da compilação deste código VHDL. M3: ads <= IR(20 downto 16) when =SSLL or =SSRA or =SSRL else IR(25 downto 21); Solução da Questão 2 Solução: a) Dado o pressuposto da questão, SLL, SRA e SRL são respectivamente a sétima, nona e décima primeira, na ordem dada. Como a codificação inicia-se em
6 (para a primeira instrução), tem-se os seguintes códigos: SLL=000110, SRA= e SRL= b) Ver desenho abaixo: IR (25 downto 21) IR (20 downto 16) M3 ads SLL SRA SRL (5) (4) (3) (2) (1) Fim da Solução da Questão 2 (0) 3. (2,0 pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem multiplicação nem divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o multiplexador M4 estragou, e que seu defeito é, independente do valor do sinal de controle, sempre deixar passar sua entrada superior (IR(15 downto 11)) para a saída. Diga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: ADDU, SUBU, AND, OR, XOR, NOR, SLL, SLLV, SRA, SRAV, SRL, SRLV, ADDIU, ANDI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR. dtpc M1 D rpc Q uins.wpc 4 + pc=i_address address data Memória de Instruções instruction Solução da Questão 3 incpc RNPC uins.cy1 RIR uins.cy1 ir=ir_out npc RIN RD M3 AdRs op1 R1 M6 RA R1 D AdRt RS A REGS L M4 AdRd op2 U R2 RB R2 RT M7 wreg M7 ads add 0-extend s-extend s-extend* & IR[25:0] & 00 M2 result uins.wreg M5 cte_im RIM npc IMED RA RB outalu C o salta m p RALU uins.walu RALU=d_address address data Memória de Dados uins. uins.bw uins.rw RB RALU uins. uins.rw data M8 mdr_int x & data[7:0] RMDR uins.wmdr MDR result M9
7 Solução: O conjunto de bits IR(15 downto 11) é usado basicamente nas instruções tipo R. Assim estas continuam funcionando normalmente e são: ADDU, SUBU, AND, OR, XOR, NOR, SLL, SLLV, SRA, SRAV, SRL, SRLV, SLT e SLTU. Além destas, como o mux M4 controla o endereço de escrita no banco, todas as instruções que não escrevem no banco continuam também funcionando normalmente e são: SB, SW, BEQ, BGEZ, BLEZ, BNE, J e JR. As demais instruções param de funcionar corretamente, pois ADDIU, ANDI, ORI, XORI, LUI, LBU, LW, SLTI, SLTIU, JAL e JALR escrevem no banco, mas usam um endereço de escrita que não vem de IR(15 downto 11). Fim da Solução da Questão 3 4. (3,0 pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,0 ponto) Diga quantos bytes ocupa este programa (área de instruções, área de dados e total) e calcule seu tempo de execução em nanossegundos, supondo que se trata da implementação MIPS multiciclo executando em uma frequência de 400MHz. b) (1,0 ponto) Estude o programa e diga o que ele faz. De nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica deste. c) (1,0 ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço 0x , que endereços de memória serão escritos pelo programa? 1.text 2.globl main # bytes 3 main: la $t0,text # 8 Endereço de Text em $t0 4 addu $t3,$zero,$zero # 4 Zera contador de b s ou B s 5 turn: lb $t1,0($t0) # 4 Lê caracter de Text 6 beq $zero,$t1,did # 4 Se é o último, acabou, vai para did 7 jal tl # 4 Senão, chamada rotina ver se b ou B 8 addiu $t0,$t0,1 # 4 Depois, incrementa ponteiro de Text 9 j turn # 4 e volta a testar 10 did: la $t2,no # 8 No final, escreve contador de b/b s 11 sw $t3,0($t2) # 4 na memória, em No 12 li $v0,10 # 4 Agora cai fora do programa 13 syscall # 4 # Subrotina que vê se caracter= b ou B 14 tl: addiu $t4,$zero,'b' # 4 Gera código de b em $t4 15 bne $t1,$t4,c # 4 Se não é b, vai testar se é B 16 addiu $t3,$t3,1 # 4 Senão, incrementa contador 17 jr $ra # 4 e volta 18 c: addiu $t4,$zero,'b' # 4 Gera código de B em $t4 19 bne $t1,$t4,e # 4 Se não é B, volta sem incrementar 20 addiu $t3,$t3,1 # 4 Senão, incrementa contador 21 e: jr $ra # 4 e volta 22.data # 23 No:.word 0 # 4 Lugar onde guardar valor de contagem 24 Text:.asciiz "Minha Babá gosta de me babar!!" # 31 Text a analisar # Programa=84 bytes, Dados=35 bytes. # Total=119 bytes Solução da Questão 4 Solução: a) Como detalhado individualmente nos comentários acima, a área de programa ou instruções ocupa 84 bytes, a área de dados ocupa 35 bytes, gerando um total de 119 bytes de memória ocupados pelo programa. Com relação ao tempo de execução, primeiro computa-se o número de ciclos para executar este com a área de dados dada. Com esta área, as linhas 3 a 4 e 10 a 13 executam exatamente um vez, perfazendo um total de 8(la=lui+ori) + 4(addu) + 8(la) + 4(sw) + 4(li=addiu) + 4(syscall)=32 ciclos. O restante do código do programa é um laço executado tantas vezes quanto seja o tamanho da cadeia Text em bytes (31). A particularidade é que a última vez que o laço é executado ele sai do laço na segunda linha. Logo, sem considerar o tempo de execução da subrotina tl, o laço
8 gasta 30*(5(lb)+4(beq+4(jal)+4(addiu)+4(j))+(5(lb)+4(beq))ciclos= 30*21+9=639 ciclos. A subrotina tl, por sua vez, cada vez que for chamada pode executar de três formas distintas, cada uma com tempo de execução diferente: caso letra seja b - gasta 4(addiu)+4(bne não salta)+4(addiu)+4(jr retorna)=16 ciclos; caso letra não seja b nem B - gasta 4(addiu)+4(bne salta)+4(addiu)+4(bne salta)+4(jr retorna)=20 ciclos; caso letra seja B - gasta 4(addiu)+4(bne salta)+4(addiu)+4(bne não salta)+4(addiu)+4(jr retorna)=24 ciclos. Como a rotina é chamada exatamente 30 vezes, e deve prossar 3 bs e 1 B na cadeia fornecida, o total de ciclos gasto executando tl é 3*(16)+1*24(B)+(30-4)*20=592ciclos. Agora basta somar os montantes assim obtidos para obter o total de ciclos que o programa leva para executar, o que dá =1263 ciclos de relógio. Como a frequência de operação dada é 400MHz, o período de relógio é 1/(400*10 6 ) ou 2,5 nanossegundos. Logo o tempo de execução total do programa é 1263*2,5= 3157,5 nanossegundos. b) Este programa computa o número de letras `b (maiúsculas ou minúsculas) que ocorre em um texto contido na cadeia Text, e armazena este valor na posição de memória No. c) Só existe uma instrução SW no programa e ela é executada apenas uma vez (na linha 11) Esta instrução escreve uma palavra (SW) nas quatro primeiras posições da memória de dados, ou seja nos endereços 0x a 0x O dado escrito é o número de letras b (maiúsculas ou minúsculas) existente na cadeia Text, o que no caso resulta no valor 4. este é o único valor escrito na memória pelo programa. Fim da Solução da Questão 4
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 26/junho/2013 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Leia maisDisciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova G2 isciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 5/julho/213 1. (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que
Leia maisDisciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 27/junho/2014 1. [3 pontos] Dado o programa em linguagem de montagem do MIPS abaixo, gere código objeto
Leia maisNúmero de Linha. Código objeto
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 25/novembro/2015 1. [3 pontos] Dado o trecho de programa em linguagem de montagem do MIPS abaixo, gere
Leia mais1. uins.ce <= '1' when i=sw or i=lw else '0'; 2. uins.rw <= '0' when i=sw else '1'; 3. uins.wreg <= '0' when i=sw else '1';
Prova P2 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 4/novembro/215 Para realizar a prova, refira-se à proposta de organização MIPS monociclo vista em aula. O desenho
Leia maisdatapath adrt adrd uins.i ext_sinal ext_0
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 9/novembro/212 Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 12/junho/2013 Para realizar a prova, refiram-se às propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/junho/2017 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama blocos
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 6/junho/212 Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia maisProva P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans lui+ori syscall 1. .text 2. main: $s0, string 3.
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 30/novembro/2012 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Leia mais1: 2: 2, [1] [2] 0x x001f8021 $16,$0,$31 13 [3] 0x x
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisDicas: Nas linhas 7 e 8 as constantes imediatas são especificadas como caracteres ASCIIE, o que é aceito pelo montador MARS.
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/setembro/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans. Lista de associação de números e mnemônicos para os registradores do MIPS
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/abril/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/abril/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia mais66 [2] 0x x c
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/setembro/2015 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisinstruction uins.i add AdWP instruction Memória de ext_sinal ext_0
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/novembro/2016 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama
Leia maisDisciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009 Valor das questões: 1) 3 pontos 2) 3 pontos 3) 4 pontos 1. O fragmento de
Leia mais[1] $2,$0,$3 105 [2] 0x004000e8
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2017 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia mais1: 2: 2, [1] [2] 0x x3c011001
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 13/setembro/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisImplementação de um Subconjunto Multi-Ciclo do Processador MIPS
Implementação de um Subconjunto Multi-Ciclo do Prossador MIPS Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 23/11/2016 1 Reg1 Reg2 Reg n-1 Reg n ESCRIÇÃO RTL de um HW MULTI-CICLO Cada estágio
Leia maisGuia Rápido MIPS. Tipos de Dados e Formatações
Tipos de Dados e Formatações Guia Rápido MIPS Tipos de Dados: Todas as instruções são de 32 bits Byte = 8 bits Halfword = 2 bytes Word = 4 bytes Um caractere ocupa 1 byte na memória Um inteiro ocupa 1
Leia maisSSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 19/abril/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisArquitetura de Computadores
Universidade Federal de Santa Catarina Centro Tecnológico Curso de Pós-Graduação em Ciência da Computação Aula 2 Arquitetura do Processador MIPS: características gerais, registradores, formatos de instrução,
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 3/maio/21 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O senho da versão monociclo
Leia maisDisciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009 Valor das questões: 1) 4 pontos 2) 3 pontos 3) 3 pontos 1. Montagem/Desmontagem
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisMIPS_Monociclo. instruction instr add AdWP. wreg instruction. Memória de
Prova P2 Dscplna: Organzação Computadores Professor: Ney Laert Vr Cazans Aluno: 20/novembro/2018 1. [3,0 pontos] Assumndo uma frequênca relógo 200MHz para a organzação MIPS monocclo estudada em au (e com
Leia maisSistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisRegistradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Leia maisMIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Leia maisImplementação Multi-Ciclo
Implementação Multi-Ciclo Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 05/06/2012 Reg1 Reg2 Reg n-1 Reg n IMPLEMENTAÇÃO MULTI-CICLO Cada estágio realiza uma parte do trabalho Registradores
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 17/abril/2018 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisOperações de Controle de Fluxo e Acesso a Memória. Na Aula Anterior... Nesta Aula. Instruções de Controle de Fluxo. if then - else.
GBC036 Arq. e Org. Computadores I Operações Controle Fluxo e Acesso a Memória Na Aula Anterior... Instruções aritméticas em Z; Formato e Codificação Instruções; Overflow e unrflow; Instruções aritméticas
Leia maisQuestionário Arquitetura e Organização de Computadores
Questionário Arquitetura e Organização de Computadores Os exercícios desta lista estão organizados em geral seguindo a apresentação do conteúdo em aula. No entanto, alguns exercícios podem requerem conhecimentos
Leia maisInfraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Leia mais4. Modelo de Programação do DLX Introdução
4. Modelo de Programação do DLX Quero que o matemático Beremiz Samir nos conte uma lenda, ou uma simples fábula, na qual apareça uma divisão de 3 por 3 indicada, mas não efetuada, e outra de 3 por 2, indicada
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisInfraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisOrganização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
Leia maisEspecificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
Leia maisPROCESSADOR MULTI-CICLO MR2
- 1 - V 1.7 - De: 25/novembro/2004 por Ney Calazans, Fernando Moraes e Fabiano Hessel Organização de Computadores PROCESSADOR MULTI-CICLO MR2 1 CARACTERÍSTICAS GERAIS DAS ARQUITETURAS MRX As arquiteturas
Leia maisOperações Aritméticas e Lógicas e Avaliação de Condições
3 Operações Aritméticas e Lógicas e Avaliação de Condições Arithmetic is where the answer is right and everything is nice and you can look out of the window and see the blue sky - or the answer is wrong
Leia maisCAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização. Resposta:
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisInfraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisExercícios resolvidos (aula de 4 de Maio) Resolução:
Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma
Leia maisção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 Operações Lógicas Embora os primeiros computadores se concentrassem em words completas, logo ficou claro que era útil atuar sobre
Leia maisInfraestrutura de Hardware. Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento
Infraestrutura de Hardware Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de
Leia maisUNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisConjunto de Instruções MIPS Parte IV
Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Parte IV Transferência de Dados Lógicas Controle Suporte a procedimentos Prof. Sérgio Adaptado dos slides de Sistemas Processadores
Leia maisComputador Cleópatra
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Computador Cleópatra Interface Hardware e Software Alexandre Amory Edson Moreno 2 / 9 Nas Aulas Anteriores Vimos como descrever e implementar circuitos combinacionais
Leia maisPROCESSADOR MULTI-CICLO MR3
- 1 - V 1.3 - De: 17/junho/2005 por Ney Calazans, Fernando Moraes e Fabiano Hessel Organização de Computadores PROCESSADOR MULTI-CICLO MR3 1 CARACTERÍSTICAS GERAIS DAS ARQUITETURAS MRX As arquiteturas
Leia maisOrganização de Unidades de Processamento
Organização de Unidades de Processamento João Canas Ferreira Março de 2004 Contém figuras de: Computer Organization & Design, D. A Patterson e J. L. Hennessy, 2 a ed. (cap. 5) c JCF, 2004 ASPD (FEUP/LEEC)
Leia maisSumário. Aula Anterior. Exercício 7.1 Contagem de bits a 1 numa palavra Exercício 7.2 Deslocamento de n bits num operando de 64 bits.
Sumário Aula Anterior Exercício 7.1 Contagem de bits a 1 numa palavra Exercício 7.2 Deslocamento de n bits num operando de 64 bits Aula 12 1 Sumário Nesta Aula Esclarecimento de dúvidas para o Exame Resolução
Leia maisProf. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Leia maisPROCESSADOR MULTICICLO MIPS-S
V 1.5 - De: 16/novembro/2013 por Ney Calazans - 1 - Organização de Computadores PROCESSADOR MULTICICLO MIPS-S 1 CARACTERÍSTICAS GERAIS DA ARQUITETURA MIPS A arquitetura MIPS é do tipo load-store, ou seja,
Leia maisUCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Leia maisCPU Implementação. Multiciclo. Prof. Carlos Bazilio
CPU Implementação Multiciclo Prof. Carlos Bazilio bazilio@ic.uff.br Até então, tínhamos t... Problemas com Implementação Monociclo Ciclo de clock tem o mesmo tamanho para todas as instruções implementadas;
Leia maisSistemas de Computação Gabarito - Lista 2
Sistemas de Computação 2005.2 Gabarito - Lista 2 1. a) Resposta: CPI=0,5 X 7 + 0,3 X 4 + 0,15 x 6 + 0,05 X 3=3,5 + 1,2 + 0,9 + 0,15=5,75 Tempo de execução=5,75 X 500 X 1.000.000 x 10-9 = 28,75 x 10-1 =2,875
Leia maisArquitectura de Computadores ARQC MIPS. Serviços de Sistemas Exemplos. Serviços de Sistema
Arquitectura de Computadores ARQC MIPS Serviços de Sistemas Exemplos Serviços de Sistema Exemplo 1 Somar duas variáveis veis em um registrador register int a=1, b=3, c; c = a + b; (usar os códigos c de
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisMIPS. Prof. Carlos Bazilio http://www.ic.uff.br/~bazilio bazilio@ic.uff.br
MIPS Prof. Carlos Bazilio http://www.ic.uff.br/~bazilio bazilio@ic.uff.br Introdução Plataforma projetada da parceria entre NEC, Nintendo, Silicon Graphics e Sony Possui um conjunto de instruções que e
Leia maisMicroprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios
Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisEscreva um programa em código assembly correspondente ao seguinte programa C.
Exercício 11.1 Escreva um programa em código assembly correspondente ao seguinte programa C. cont=0; for (n=0; n
Leia maisISA Instruction Set Architecture (Revisão) Na Aula Anterior... Nesta Aula. Conceitos. Tipos de Dados. Tipos de Dados 11/03/2019
GBC046 Arq. e Org. de Computadores II ISA Instruction Set Architecture (Revisão) Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior... Anatomia
Leia mais1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é
1. A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro
Leia maisAritmética Binária e Caminho de Dados. Aritmética Binária Caminho de Dados
ritmética Binária Caminho de Dados Ivanildo Miranda Octávio ugusto Deiroz Representação Binárias Representação Hexadecimal Números sem Sinal Números com Sinal Operações ritméticas (soma e subtração) com
Leia maisARQUITECTURA DE COMPUTADORES
ARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA III Março 2014 Índice Instruction Set Revisões Procedimentos Stack Comunicar com pessoas ASCII Programar em MIPS estrutura, input e output Programar em MIPS
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia maisProva P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans MULTICICLO syscall space syscall addiu 1. .data 2.
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 30/novembro/2017 1. (3,5 pontos). Assumndo uma frequênca de relógo de 200 MHz para a organzação MIPS MULTICICLO
Leia maisARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII
ARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII Índice Endereçamento MIPS: 32-bits imediatos; Endereços em branches e jumps; Modos de endereçamento; MARS Exercício 5: Fibonnaci Problema Apesar de instruções
Leia maisFaculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 2 1 a Laboratório de Programação MIPS entrega 03/05/2018 Prof. Cláudio C. Rodrigues Problemas: P1) Execute as conversões abaixo: a) Converta
Leia maisConjunto de Instruções. Prof. Leonardo Barreto Campos 1
Conjunto de Instruções Prof. Leonardo Barreto Campos 1 Sumário Introdução; CISC; RISC; MIPS; Representação de Instruções; SPIM; Prof. Leonardo Barreto Campos 2/58 Sumário Operações Lógicas; Instruções
Leia maisNível Máquina Formatos de Instruções
Nível Máquina Formatos de Instruções IA32 e MIPS AC1 11ª aula Formatos de Instruções 1 Stored Program Concept As instruções são números, armazenados em memória, que são descodificados pela Unidade de Controlo
Leia maisMicrocontroladores e Interfaces
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo
Leia maisArquitetura de Computadores. Linguagem de Máquina
Arquitetura de Computadores Linguagem de Máquina Ivan Saraiva Silva Formato de Instrução MAC O MIC possui dois formatos de instrução: 4 bits 12 bits Formato 1 CODOP ENDEREÇO 8 bits 8 bits Formato 2 CODOP
Leia maisFigura 8 Diagrama de Compilação
5. A Linguagem de Montagem do DLX 5.1. Introdução Um mercador dispunha de oito pérolas iguais, sendo que sete tinham o mesmo peso; a oitava, entretanto, era um pouco mais leve que as outras. Como poderia
Leia maisArquitetura de Computadores. Assembly Miscelâneas. Mário O. de Menezes. http://www.tf.ipen.br/~mario
Arquitetura de Computadores Assembly Miscelâneas Mário O. de Menezes http://www.tf.ipen.br/~mario AC Mário O. de Menezes 1 Lembrando Instruções Lógicas e Shift operam em bits individuais, diferente de
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Leia maisAOC II - Arquitetura e Organização de Computadores Prof. Dr. rer. nat. Daniel Duarte Abdala. Lista de Exercícios
Lista de Exercícios PIPELINING 1. Qual a vantagem que a utilização da técnica de pipelining traz em relação a arquitetura MIPS-Multiciclo estudada em aula? Descreva textualmente. 2. Embora o desempenho
Leia maisLista de Revisão para a Primeira Avaliação
Lista de Revisão para a Primeira Avaliação 1. Explique a diferença entre as instruções add e addi. Qual formato de instrução cada uma delas utiliza? 2. Quantos bits a instrução j reserva para o endereço
Leia maisIntrodução da memória de programa
Introdução da memória de programa clock dados load_ir instrução IR CE 1xx 001 0 emória RO endereco Contém instruções (2 bytes) Q enable Contador de Programa (PC) inc_pc Unidade de Controlo OPR B FLGS R
Leia maisMODOS DE ENDEREÇAMENTO
UNINGÁ UNIDADE DE ENSINO SUPERIOR INGÁ FACULDADE INGÁ DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO ERINALDO SANCHES NASCIMENTO MODOS DE ENDEREÇAMENTO MARINGÁ 2014 SUMÁRIO 6 MODOS DE ENDEREÇAMENTO...2 6.1 ENDEREÇAMENTO
Leia maisMIPS ISA (Instruction Set Architecture)
MIPS ISA (Instruction Set Architecture) MIcroprocessor without Interlocking Pipeline Stages MIPS Processador RISC de 32 bits Referência dos Processadores RISC Mais de 100 Milhões de processadores vendidos
Leia maisOrganização ou MicroArquitectura
Organização ou MicroArquitectura DataPath MIPS32 AC Micro-Arquitectura: DataPath do MIPS Datapath e Controlpath Datapath circuito percorrido pelas instruções, endereços e ados IP Inst. Mem. Register File
Leia maisNeander - características
NEANDER x RAMSES (Ou porque da necessidade de upgrade :-) Texto original: ftp://ftp.inf.ufrgs.br/pub/inf108/ramses-instrucoes.ppt Neander - características Largura de dados e endereços de 8 bits Dados
Leia maisArquitetura de Computadores II MIPS64. Prof. Gabriel P. Silva
Arquitetura de Computadores II MIPS64 Prof. Gabriel P. Silva C:=A+B: Tipos de Arquitetura MIPS64 Arquitetura do tipo Load/Store 32 registradores de uso geral de 64 bits. 32 registradores de ponto flutuante
Leia maisArquitecturas Alternativas. Arquitectura X86-64 Arquitecturas RISC Exemplo: MIPS Desempenho de sistemas Pipelining
Arquitecturas Alternativas Arquitectura X86-64 Arquitecturas RISC Exemplo: MIPS Desempenho de sistemas Pipelining X86-64 Qual é o ISA que temos nas máquinas Intel actuais? O x86-64 que é uma extensão para
Leia maisComputador Cleópatra
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Computador Cleópatra Assembly Alexandre Amory Edson Moreno 2 / 36 Na Aula Anterior Vimos a máquina de estados da Cleo 3 / 36 Arquitetura Cleópatra - Von Neumann
Leia maisSSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Leia maisProva P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans 0x
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 30/novembro/2018 1. [3 pontos] Dado o trecho de programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto
Leia mais