Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
|
|
- Theodoro da Cunha Minho
- 7 Há anos
- Visualizações:
Transcrição
1 Prova G2 isciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 5/julho/ (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que ele faz e adicione comentários (semânticos) ao mesmo. Suponha que o registrador $a é usado como entrada e possui inicialmente o valor n, um número natural. Suponha que a saída do programa é o conteúdo do registrador $v. 1 begin: addi $t, $zero, 2 addi $t1, $zero, 1 3 loop: slt $t2, $a, $t1 4 bne $t2, $zero, finish 5 add $t, $t, $t1 6 addi $t1, $t1, 2 7 j loop 8 finish:add $v, $t, $zero 2. (4, pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,5 pontos) iga quantos bytes ele ocupa (área de instruções, área de dados e total do programa) e calcule seu tempo de execução em nanossegundos, supondo que se trata de uma organização MIPS multiciclo executando em uma frequência de 1MHz, e assumindo que a organização foi modificada para dar suporte à execução da instrução syscall em exatamente 4 ciclos de relógio. b) (1,5 pontos) Estude o programa e diga o que ele faz. e nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica do mesmo. c) (1, ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço x11, que endereços de memória serão escritos pelo programa? 1. 2 A:.word 1 3 B:.word 4 4 R:.word 5 6.text 7.globl main 8 main: la $s, A 9 lw $s, ($s) 1 la $s1, B 11 lw $s1, ($s1) 12 addu $s2, $zero, $zero 13 li $t, 1 14 loop: beq $s1, $zero, fim 15 and $t1, $s1, $t 16 bne $t1, $zero, soma 17 volta: srl $s1, $s1, 1 18 sll $s, $s, 1 19 j loop 2 soma: addu $s2, $s2, $s 21 j volta 22 fim: la $t, R 23 sw $s2, ($t) 24 aqui: li $v, 1 25 syscall
2 3. (2, pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem hardware para realizar multiplicação ou divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o Registrador RT estragou, e que seu defeito é, independente do valor do que se escreve nele a sua saída está sempre em x. iga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR. M1 dtpc rpc Q uins.wpc 4 + pc=i_address address de Instruções incpc RNPC instruction RIR ir=ir_out RIN R M3 AdRs op1 R1 M6 R AdRt RS A REGS L M4 AdRd op2 U R2 R2 RT M7 wreg M7 ads ad -extend s-extend s-extend*4 & IR[25:] & M2 M5 cte_im RIM IME outalu C o salta m p uins.walu =d_address address de ados uins. uins.bw uins. M8 mdr_int x & [7:] RMR uins.wmdr MR M9 4. (2, pontos) Considere as linhas abaixo, que contêm um trecho do VHL da MIPS multiciclo. Este trecho contém a definição do sinal do bloco de controle, e corresponde ao hardware que gera o sinal que habilita ou não a escrita no banco de registradores. Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a 1, na seguinte ordem: (AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR). Assuma também que os oito estados da máquina de controle da MIPS multiciclo são codificados em 3 bits com valores entre e 111, seguindo a ordem de definição do tipo VHL type_state (ou seja: Sidle, Sfetch, Sreg, Salu, Swbk, Sld, Sst, Ssalta). Pedese: a) efina os códigos associados às instruções JAL e JALR e aos estados envolvidos na solução da questão; b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas, e que corresponda a um circuito correto que pode ar da compilação deste código VHL em hardware. <= '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '';
3 Gabarito 1. (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que ele faz e adicione comentários (semânticos) ao mesmo. Suponha que o registrador $a é usado como entrada e possui inicialmente o valor n, um número natural. Suponha que a saída do programa é o conteúdo do registrador $v. 1 begin: addi $t, $zero, # Inicializa acumulador com 2 addi $t1, $zero, 1 # Inicializa acumulador com 1, # primeiro número natural ímpar 3 loop: slt $t2, $a, $t1 # Seta $t2 para 1 caso tenha # ultrapassado n 4 bne $t2, $zero, finish # Salta para o fim se ultrapassou n 5 add $t, $t, $t1 # Senão, adiciona o ímpar atual 6 # ao acumulador 7 addi $t1, $t1, 2 # Gera próximo ímpar 8 j loop # Volta a testar se ultrapassou n 9 finish:add $v, $t, $zero # Fim, coloca valor do acumulador # em $v. Solução da Questão 1 Este programa soma todos os números naturais ímpares entre e n. Fim da Solução da Questão 1 2. (4, pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,5 pontos) iga quantos bytes ele ocupa (área de instruções, área de dados e total do programa) e calcule seu tempo de execução em nanossegundos, supondo que se trata de uma organização MIPS multiciclo executando em uma frequência de 1MHz, e assumindo que a organização foi modificada para dar suporte à execução da instrução syscall em exatamente 4 ciclos de relógio. b) (1,5 pontos) Estude o programa e diga o que ele faz. e nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica do mesmo. c) (1, ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço x11, que endereços de memória serão escritos pelo programa? 1. 2 A:.word 1 # 4 bytes 3 B:.word 4 # 4 bytes 4 R:.word # 4 bytes 5 6.text 7.globl main 8 main: la $s, A # 8 bytes, 8 ciclos 9 lw $s, ($s) # 4 bytes, 5 ciclos 1 la $s1, B # 8 bytes, 8 ciclos 11 lw $s1, ($s1) # 4 bytes, 5 ciclos 12 addu $s2, $zero, $zero # 4 bytes, 4 ciclos 13 li $t, 1 # 4 bytes, 4 ciclos 14 loop: beq $s1, $zero, fim # 4 bytes, 4 ciclos 15 and $t1, $s1, $t # 4 bytes, 4 ciclos 16 bne $t1, $zero, soma # 4 bytes, 4 ciclos 17 volta: srl $s1, $s1, 1 # 4 bytes, 4 ciclos 18 sll $s, $s, 1 # 4 bytes, 4 ciclos 19 j loop # 4 bytes, 4 ciclos 2 soma: addu $s2, $s2, $s # 4 bytes, 4 ciclos 21 j volta # 4 bytes, 4 ciclos 22 fim: la $t, R # 8 bytes, 8 ciclos 23 sw $s2, ($t) # 4 bytes, 4 ciclos 24 aqui: li $v, 1 # 4 bytes, 4 ciclos 25 syscall # 4 bytes, 4 ciclos Solução da Questão 2 Solução: a) A área de instruções ocupa 3*8+15*4 bytes ou 84 bytes. A área de dados ocupa 3*4 bytes ou 12 bytes. O programa como um todo ocupa 96 bytes. Tempo de execução: As linhas 8-13 e são executadas exatamente uma vez, gastando ( ) + ( )= 34+2 = 54 ciclos. Existe um laço que ocupa as linhas e que opcionalmente executa também as linhas 2-21, dependendo do ado do teste
4 na linha 16. Assim uma execução do laço pode gastar 6*4=24 ciclos, quando o teste da linha 16 der falso, ou 8*4=32 ciclos, quando o teste der verdadeiro. Ainda a última vez que o laço for executado ele gasta apenas 4 ciclos, pois apenas a linha 14 é executada. Com os dados do problema pode-se calcular quantas vezes o laço será executado. Note-se que a condição de fim de execução do laço consiste em ter o valor armazenado em $s1 quando se executar o teste da linha 14. Antes do início do laço, $s1 é carregado com o valor armazenado na posição de memória B (ver linhas 1 e 11), ou seja, 4 ou em binário 1. A cada volta do laço, $s1 é transformado, na linha 17 usando uma operação de deslocar seu conteúdo 1 bit para a direita. Assim, sabemos que o laço vai ser executado exatamente 4 vezes (com $s1 valendo 4, depois 2 (=4 srl 1), depois 1 (=2 srl 1) e finalmente (=1 srl 1)). as 4 vezes, a última gasta 4 ciclos, como discutido antes. Para saber quantos ciclos gastam as outras 3 vezes que o laço é executado, é nessário ir adiante na análise. O salto condicional da linha 16 é tomado quando $t1 é diferente de. Ora, isto depende da operação AN da linha 15, que gera 1 em $t1 se e somente se o número em $s1 for ímpar (equivalentemente, quando o número em $s1 tiver o último bit em 1). Como os valores antes da última volta do laço são 4, 2 e 1, descobrimos então que o salto da linha 16 será tomado apenas uma vez, e assim podemos calcular exatamente o número de ciclos de cada uma das quatro voltas do laço: = 84 ciclos. Assim, é possível calcular o número de ciclos total que gasta este programa com os dados fornecidos e que é =138 ciclos. Com um relógio de 1MHz, cada ciclo gasta (1/(1*1 6 ) segundos ou 1ns, e o tempo total de execução do programa é 138*1ns=138ns. b) Este programa implementa a multiplicação A*B, colocando o ado em R (os 32 bits menos significativos). No exemplo de área de dados, 1*4=4. Ele usa um prosso iterativo que gera parlas a somar combinando o bit menos significativo do multiplicador com o multiplicando, acumulando estas parlas e deslocando o ado 1 bit à esquerda em cada iteração, o que tem o efeito de multiplicar o ado por 2 a cada passo da iteração. c) O único valor escrito na memória será o ado da multiplicação, 4 em decimal ou x28 (escrito na posição de memória R na linha 23). R corresponde ao endereço de memória x118 e as posições de memória escritas serão, com os respectivos valores nela escritos (assumindo organização de memória little endian): x118 x28 x119 x x11a x x11b x Fim da Solução da Questão 2 3. (2, pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem hardware para realizar multiplicação ou divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o Registrador RT estragou, e que seu defeito é, independente do valor do que se escreve nele a sua saída está sempre em x. iga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR.
5 M1 dtpc rpc Q uins.wpc 4 + pc=i_address address de Instruções incpc RNPC instruction RIR ir=ir_out RIN R M3 AdRs op1 R1 M6 R AdRt RS A REGS L M4 AdRd op2 U R2 R2 RT M7 wreg M7 ads ad -extend s-extend s-extend*4 & IR[25:] & M2 M5 cte_im RIM IME outalu C o salta m p uins.walu =d_address address de ados uins. uins.bw uins. M8 mdr_int x & [7:] RMR uins.wmdr MR M9 Solução da Questão 3 Todas as instruções que precisam do conteúdo de RT deixarão de funcionar (o que inclui todas as instruções aritméticas e lógicas tipo R: AU, SUBU, AN, OR, XOR, NOR; todas as de deslocamento de bits onde a quantidade de deslocamento é especificado por um registrador: SLLV, SV, SRLV; as de escrita na memória: SB, SW; as de comparação: SLT, SLTU, SLTI, SLTIU; e as de salto condicional que comparam dois registradores: BEQ, BNE). As instruções SLL, S e SRL precisam de um registrador e do dado imediato que vem pelos bits 1..6 da instrução. Este dado vem através do registrador IME e registrador com o dado a deslocar é o Rt, mas que vem pela porta 1 de leitura do banco (ver descrição VHL e o mux M3), e é armazenado no registrador RS (saída ). Logo, estas instruções não usam o RT (saída ) e continuam a funcionar. Outras que continuarão funcionando corretamente são as demais que não precisam do valor lido de RT para nada, ou seja as instruções aritméticas e lógicas com dado imediato: AIU, ANI, ORI, XORI; o LUI; as instruções de leitura da memória: LBU e LW; as de salto condicional com um operando registrador: BGEZ, BLEZ; as que usam endereçamento pseudo-absoluto: J e JAL; e as de salto baseado em registrador: JALR e JR. Fim da Solução da Questão 3 4. (2, pontos) Considere as linhas abaixo, que contêm um trecho do VHL da MIPS multiciclo. Este trecho contém a definição do sinal do bloco de controle, e corresponde ao hardware que gera o sinal que habilita ou não a escrita no banco de registradores. Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a 1, na seguinte ordem: (AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR). Assuma também que os oito estados da máquina de controle da MIPS multiciclo são codificados em 3 bits com valores entre e 111, seguindo a ordem de definição do tipo VHL type_state (ou seja: Sidle, Sfetch, Sreg, Salu, Swbk, Sld, Sst, Ssalta). Pedese: a) efina os códigos associados às instruções JAL e JALR e aos estados envolvidos na solução da questão; b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas, e que corresponda a um circuito correto que pode ar da compilação deste código VHL em hardware. <= '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '';
6 Solução da Questão 4 a) Basta contar os valores nos dois casos. Para as instruções, JAL e JALR são respectivamente a antepenúltima e penúltima instruções do conjunto (ou seja, a 31 a e 32 a instruções). Assim, seus códigos serão 3 e 31 (pois iniciamos em ) ou, em binário 1111 e 11111, respectivamente. Para os estados, Swbk é o quinto da lista, logo seu código é 1 e Ssalta é o oitavo (ou último) da lista, logo seu código é 111. b) Analisando a expressão do lado direito da atribuição, vemos que é 1 quando uma de duas condições ocorrerem. Logo, ele será a saída de uma porta lógica OU. A primeira condição ocorre quando a máquina de estados de controle do prossador se encontra no estado Swbk. Logo um detector do código deste estado que gere 1 na sua saída quando PS= Swbk pode ser construído com uma porta AN de três entradas e dois inversores (para os bits em no código do Swbk, 1). A outra condição é uma conjunção de se estar no estado Ssalta (PS=Ssalta) e se estar executando uma das duas instruções: JAL ou JALR). Assim, esta condição pode ser sinalizada (em 1) por uma porta AN de duas entradas onde uma entrada é saída do detector do estado Ssalta (uma porta AN de três entradas ligada aos três fios que definem PS) e a outra entrada da AN é saída de uma porta OU de duas entradas onde cada entrada é saída de um detector das instruções J e JAL, respectivamente. O circuito abaixo mostra a solução graficamente. As caixas xom um caracter & dentro representam portas AN de 6 entradas. '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '' PS=Swbk PS=Ssalta and (i=jal or i=jalr) PS=Ssalta i=jal or i=jalr PS(2) & i=jal & i=jalr PS(1) PS() (5) (4) (3) (2) (1) () Fim da Solução da Questão 4
7
Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans .data 0x1E20FFF9 seis palavras da memória de programa
Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 07/dezembro/2012 1. (3,0 pontos) Verdadeiro ou Falso. Abaixo aparem 10 afirmativas. Marque com V as afirmativas
Leia maisDisciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 26/junho/2013 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Leia maisNúmero de Linha. Código objeto
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 25/novembro/2015 1. [3 pontos] Dado o trecho de programa em linguagem de montagem do MIPS abaixo, gere
Leia maisDisciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 27/junho/2014 1. [3 pontos] Dado o programa em linguagem de montagem do MIPS abaixo, gere código objeto
Leia maisdatapath adrt adrd uins.i ext_sinal ext_0
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 9/novembro/212 Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 12/junho/2013 Para realizar a prova, refiram-se às propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia mais1. uins.ce <= '1' when i=sw or i=lw else '0'; 2. uins.rw <= '0' when i=sw else '1'; 3. uins.wreg <= '0' when i=sw else '1';
Prova P2 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 4/novembro/215 Para realizar a prova, refira-se à proposta de organização MIPS monociclo vista em aula. O desenho
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 6/junho/212 Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula.
Leia mais1: 2: 2, [1] [2] 0x x001f8021 $16,$0,$31 13 [3] 0x x
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisImplementação de um Subconjunto Multi-Ciclo do Processador MIPS
Implementação de um Subconjunto Multi-Ciclo do Prossador MIPS Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 23/11/2016 1 Reg1 Reg2 Reg n-1 Reg n ESCRIÇÃO RTL de um HW MULTI-CICLO Cada estágio
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/junho/2017 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama blocos
Leia maisProva P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans lui+ori syscall 1. .text 2. main: $s0, string 3.
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 30/novembro/2012 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Leia maisDicas: Nas linhas 7 e 8 as constantes imediatas são especificadas como caracteres ASCIIE, o que é aceito pelo montador MARS.
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/setembro/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia mais66 [2] 0x x c
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/setembro/2015 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans. Lista de associação de números e mnemônicos para os registradores do MIPS
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/abril/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisDisciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009 Valor das questões: 1) 4 pontos 2) 3 pontos 3) 3 pontos 1. Montagem/Desmontagem
Leia maisDisciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009 Valor das questões: 1) 3 pontos 2) 3 pontos 3) 4 pontos 1. O fragmento de
Leia maisImplementação Multi-Ciclo
Implementação Multi-Ciclo Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 05/06/2012 Reg1 Reg2 Reg n-1 Reg n IMPLEMENTAÇÃO MULTI-CICLO Cada estágio realiza uma parte do trabalho Registradores
Leia mais[1] $2,$0,$3 105 [2] 0x004000e8
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2017 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia maisinstruction uins.i add AdWP instruction Memória de ext_sinal ext_0
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/novembro/2016 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 3/maio/21 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O senho da versão monociclo
Leia maisMIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Leia maisSistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisGuia Rápido MIPS. Tipos de Dados e Formatações
Tipos de Dados e Formatações Guia Rápido MIPS Tipos de Dados: Todas as instruções são de 32 bits Byte = 8 bits Halfword = 2 bytes Word = 4 bytes Um caractere ocupa 1 byte na memória Um inteiro ocupa 1
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/abril/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 19/abril/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia mais1: 2: 2, [1] [2] 0x x3c011001
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 13/setembro/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisSSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização. Resposta:
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisQuestionário Arquitetura e Organização de Computadores
Questionário Arquitetura e Organização de Computadores Os exercícios desta lista estão organizados em geral seguindo a apresentação do conteúdo em aula. No entanto, alguns exercícios podem requerem conhecimentos
Leia maisInfraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
Leia maisRegistradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Leia maisUNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisEspecificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
Leia maisExercícios resolvidos (aula de 4 de Maio) Resolução:
Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma
Leia mais1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é
1. A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro
Leia maisSistemas de Computação Gabarito - Lista 2
Sistemas de Computação 2005.2 Gabarito - Lista 2 1. a) Resposta: CPI=0,5 X 7 + 0,3 X 4 + 0,15 x 6 + 0,05 X 3=3,5 + 1,2 + 0,9 + 0,15=5,75 Tempo de execução=5,75 X 500 X 1.000.000 x 10-9 = 28,75 x 10-1 =2,875
Leia maisOrganização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
Leia maisARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII
ARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII Índice Endereçamento MIPS: 32-bits imediatos; Endereços em branches e jumps; Modos de endereçamento; MARS Exercício 5: Fibonnaci Problema Apesar de instruções
Leia maisProf. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
Leia maisArquitetura de Computadores
Universidade Federal de Santa Catarina Centro Tecnológico Curso de Pós-Graduação em Ciência da Computação Aula 2 Arquitetura do Processador MIPS: características gerais, registradores, formatos de instrução,
Leia mais4. Modelo de Programação do DLX Introdução
4. Modelo de Programação do DLX Quero que o matemático Beremiz Samir nos conte uma lenda, ou uma simples fábula, na qual apareça uma divisão de 3 por 3 indicada, mas não efetuada, e outra de 3 por 2, indicada
Leia maisFaculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 2 1 a Laboratório de Programação MIPS entrega 03/05/2018 Prof. Cláudio C. Rodrigues Problemas: P1) Execute as conversões abaixo: a) Converta
Leia maisMIPS_Monociclo. instruction instr add AdWP. wreg instruction. Memória de
Prova P2 Dscplna: Organzação Computadores Professor: Ney Laert Vr Cazans Aluno: 20/novembro/2018 1. [3,0 pontos] Assumndo uma frequênca relógo 200MHz para a organzação MIPS monocclo estudada em au (e com
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 Operações Lógicas Embora os primeiros computadores se concentrassem em words completas, logo ficou claro que era útil atuar sobre
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisInfraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Leia maisDisciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 17/abril/2018 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Leia maisOperações Aritméticas e Lógicas e Avaliação de Condições
3 Operações Aritméticas e Lógicas e Avaliação de Condições Arithmetic is where the answer is right and everything is nice and you can look out of the window and see the blue sky - or the answer is wrong
Leia maisMicroprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios
Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisConjunto de Instruções. Prof. Leonardo Barreto Campos 1
Conjunto de Instruções Prof. Leonardo Barreto Campos 1 Sumário Introdução; CISC; RISC; MIPS; Representação de Instruções; SPIM; Prof. Leonardo Barreto Campos 2/58 Sumário Operações Lógicas; Instruções
Leia maisPROCESSADOR MULTI-CICLO MR2
- 1 - V 1.7 - De: 25/novembro/2004 por Ney Calazans, Fernando Moraes e Fabiano Hessel Organização de Computadores PROCESSADOR MULTI-CICLO MR2 1 CARACTERÍSTICAS GERAIS DAS ARQUITETURAS MRX As arquiteturas
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Leia maisOperações de Controle de Fluxo e Acesso a Memória. Na Aula Anterior... Nesta Aula. Instruções de Controle de Fluxo. if then - else.
GBC036 Arq. e Org. Computadores I Operações Controle Fluxo e Acesso a Memória Na Aula Anterior... Instruções aritméticas em Z; Formato e Codificação Instruções; Overflow e unrflow; Instruções aritméticas
Leia maisConjunto de Instruções MIPS Parte IV
Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Parte IV Transferência de Dados Lógicas Controle Suporte a procedimentos Prof. Sérgio Adaptado dos slides de Sistemas Processadores
Leia maisAOC II - Arquitetura e Organização de Computadores Prof. Dr. rer. nat. Daniel Duarte Abdala. Lista de Exercícios
Lista de Exercícios PIPELINING 1. Qual a vantagem que a utilização da técnica de pipelining traz em relação a arquitetura MIPS-Multiciclo estudada em aula? Descreva textualmente. 2. Embora o desempenho
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisFaculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 2 1 a Lista de Exercícios entrega em 25/09/2018 Prof. Cláudio C. Rodrigues Problemas: P1) A Tabela abaixo apresenta o mix de instruções
Leia maisPROCESSADOR MULTI-CICLO MR3
- 1 - V 1.3 - De: 17/junho/2005 por Ney Calazans, Fernando Moraes e Fabiano Hessel Organização de Computadores PROCESSADOR MULTI-CICLO MR3 1 CARACTERÍSTICAS GERAIS DAS ARQUITETURAS MRX As arquiteturas
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 1. Um programa P foi compilado com um compilador
Leia maisMODOS DE ENDEREÇAMENTO
UNINGÁ UNIDADE DE ENSINO SUPERIOR INGÁ FACULDADE INGÁ DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO ERINALDO SANCHES NASCIMENTO MODOS DE ENDEREÇAMENTO MARINGÁ 2014 SUMÁRIO 6 MODOS DE ENDEREÇAMENTO...2 6.1 ENDEREÇAMENTO
Leia maisExpoente Mantissa Frac. UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 Data de entrega 16/09/2016 por e-mail (simone@ic.uff.br)
Leia maisISA Instruction Set Architecture (Revisão) Na Aula Anterior... Nesta Aula. Conceitos. Tipos de Dados. Tipos de Dados 11/03/2019
GBC046 Arq. e Org. de Computadores II ISA Instruction Set Architecture (Revisão) Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior... Anatomia
Leia maisInfraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisMICROPROCESSADORES II (EMA911915) NIOS II - ASSEMBLY 2 O SEMESTRE / 2018
MICROPROCESSADORES II (EMA911915) NIOS II - ASSEMBLY 2 O SEMESTRE / 2018 MATERIAL DIDÁTICO Harris & Harris 61 Introduction 62 Assembly Language 63 Machine Language 64 Programming (exceto 646) 66 Lights,
Leia maisLista de Revisão para a Primeira Avaliação
Lista de Revisão para a Primeira Avaliação 1. Explique a diferença entre as instruções add e addi. Qual formato de instrução cada uma delas utiliza? 2. Quantos bits a instrução j reserva para o endereço
Leia maisNível Máquina Formatos de Instruções
Nível Máquina Formatos de Instruções IA32 e MIPS AC1 11ª aula Formatos de Instruções 1 Stored Program Concept As instruções são números, armazenados em memória, que são descodificados pela Unidade de Controlo
Leia maisFaculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 2 1 a Lista de Exercícios entrega em 19/04/2018 Prof. Cláudio C. Rodrigues Problemas: P1) Explique o que há de errado com as métricas de
Leia maisEscreva um programa em código assembly correspondente ao seguinte programa C.
Exercício 11.1 Escreva um programa em código assembly correspondente ao seguinte programa C. cont=0; for (n=0; n
Leia maisInfraestrutura de Hardware. Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento
Infraestrutura de Hardware Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de
Leia maisCAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisFaculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 1 Prática 2 entrega 10/05/2019 Prof. Cláudio C. Rodrigues Programando a Arquitetura MIPS P1) Traduza os códigos de máquina a seguir para
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisVálido Rótulo Bloco bits 8 bits 8 bits 8 bits
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO TCC04.070-Organização de Computadores I Turma :A1 Gabarito - Lista 2 1. a) 256M-1=268435455 b) Log 2 256M=
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
Leia maisUCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Leia maisArquitectura de Computadores ARQC MIPS. Serviços de Sistemas Exemplos. Serviços de Sistema
Arquitectura de Computadores ARQC MIPS Serviços de Sistemas Exemplos Serviços de Sistema Exemplo 1 Somar duas variáveis veis em um registrador register int a=1, b=3, c; c = a + b; (usar os códigos c de
Leia maisX Y Z A B C D
29) A seguinte tabela verdade corresponde a um circuito combinatório de três entradas e quatro saídas. Obtenha a tabela de programação para o circuito em um PAL e faça um diagrama semelhante ao apresentado
Leia maisInstruções. Maicon A. Sartin
Instruções Maicon A. Sartin SUMÁRIO Introdução Instruções Formatos de instruções Conjuntos de instruções Execução de instruções Introdução a Linguagem de Montagem Introdução a Linguagem de Montagem Níveis
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES 1 CARACTERÍSTICAS DE INSTRUÇÕES DE MÁQUINA Quando um programador usa uma linguagem de alto-nível, como C, muito pouco da arquitetura da máquina é visível. O usuário que deseja programar
Leia maisSumário. Aula Anterior. Exercício 7.1 Contagem de bits a 1 numa palavra Exercício 7.2 Deslocamento de n bits num operando de 64 bits.
Sumário Aula Anterior Exercício 7.1 Contagem de bits a 1 numa palavra Exercício 7.2 Deslocamento de n bits num operando de 64 bits Aula 12 1 Sumário Nesta Aula Esclarecimento de dúvidas para o Exame Resolução
Leia maisFaculdade de Computação Arquitetura e Organização de Computadores 2 Prof. Cláudio C. Rodrigues
Faculdade de Computação Arquitetura e Organização de Computadores 2 Prof. Cláudio C. Rodrigues Exercícios de Revisão: P1) Um processador elaborado segundo o princípio multi-ciclo, executa a uma frequência
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia maisAULA 05: LINGUAGEM DE MONTAGEM: SUPORTE A PROCEDIMENTOS
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 05: Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação O QUE SÃO PROCEDIMENTOS? Procedimentos são um conjunto
Leia maisProjeto de Somador com e sem Sinal. Qualificadores
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Projeto de Somador com e sem Sinal Qualificadores César A. M. Marcon Planejando a Descrição de um Somador 2 Como descrever uma soma? S
Leia maisAula 7: Portas Lógicas: AND, OR, NOT, XOR, NAND e NOR
Aula 7: Portas Lógicas: AND, OR, NOT, XOR, NAND e NOR Conforme discutido na última aula, cada operação lógica possui sua própria tabela verdade. A seguir será apresentado o conjunto básico de portas lógicas
Leia maisAritmética Binária e Caminho de Dados. Aritmética Binária Caminho de Dados
ritmética Binária Caminho de Dados Ivanildo Miranda Octávio ugusto Deiroz Representação Binárias Representação Hexadecimal Números sem Sinal Números com Sinal Operações ritméticas (soma e subtração) com
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas
Leia maishttp://www.ic.uff.br/~boeres/fac.html! Conteúdos: Debora, Edcarllos, livros! slides disponíveis!
http://www.ic.uff.br/~boeres/fac.html! 1 Conteúdos: Debora, Edcarllos, livros! slides disponíveis! Unidade central de Processamento realiza operações básicas codificadas em 0s e 1s instrução contém código
Leia maisSSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Leia maisEXPRESSÕES ARITMÉTICAS PARTE 1
AULA 5 EXPRESSÕES ARITMÉTICAS PARTE 1 5.1 Operadores aritméticos Os operadores aritméticos definem as operações aritméticas que podem ser realizadas sobre os números inteiros e reais. Para os inteiros,
Leia maisPROCESSADOR MULTICICLO MIPS-S
V 1.5 - De: 16/novembro/2013 por Ney Calazans - 1 - Organização de Computadores PROCESSADOR MULTICICLO MIPS-S 1 CARACTERÍSTICAS GERAIS DA ARQUITETURA MIPS A arquitetura MIPS é do tipo load-store, ou seja,
Leia maisÉ um sinal elétrico periódico que é utilizado para cadenciar todas as operações realizadas pelo processador.
Universidade Estácio de Sá Curso de Informática Disciplina de Organização de Computadores II Prof. Gabriel P. Silva - 1 o Sem. / 2005 2 ª Lista de Exercícios 1) O que é o relógio de um sistema digital?
Leia mais