Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans

Transcrição

1 Prova G2 isciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 5/julho/ (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que ele faz e adicione comentários (semânticos) ao mesmo. Suponha que o registrador $a é usado como entrada e possui inicialmente o valor n, um número natural. Suponha que a saída do programa é o conteúdo do registrador $v. 1 begin: addi $t, $zero, 2 addi $t1, $zero, 1 3 loop: slt $t2, $a, $t1 4 bne $t2, $zero, finish 5 add $t, $t, $t1 6 addi $t1, $t1, 2 7 j loop 8 finish:add $v, $t, $zero 2. (4, pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,5 pontos) iga quantos bytes ele ocupa (área de instruções, área de dados e total do programa) e calcule seu tempo de execução em nanossegundos, supondo que se trata de uma organização MIPS multiciclo executando em uma frequência de 1MHz, e assumindo que a organização foi modificada para dar suporte à execução da instrução syscall em exatamente 4 ciclos de relógio. b) (1,5 pontos) Estude o programa e diga o que ele faz. e nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica do mesmo. c) (1, ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço x11, que endereços de memória serão escritos pelo programa? 1. 2 A:.word 1 3 B:.word 4 4 R:.word 5 6.text 7.globl main 8 main: la $s, A 9 lw $s, ($s) 1 la $s1, B 11 lw $s1, ($s1) 12 addu $s2, $zero, $zero 13 li $t, 1 14 loop: beq $s1, $zero, fim 15 and $t1, $s1, $t 16 bne $t1, $zero, soma 17 volta: srl $s1, $s1, 1 18 sll $s, $s, 1 19 j loop 2 soma: addu $s2, $s2, $s 21 j volta 22 fim: la $t, R 23 sw $s2, ($t) 24 aqui: li $v, 1 25 syscall

2 3. (2, pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem hardware para realizar multiplicação ou divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o Registrador RT estragou, e que seu defeito é, independente do valor do que se escreve nele a sua saída está sempre em x. iga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR. M1 dtpc rpc Q uins.wpc 4 + pc=i_address address de Instruções incpc RNPC instruction RIR ir=ir_out RIN R M3 AdRs op1 R1 M6 R AdRt RS A REGS L M4 AdRd op2 U R2 R2 RT M7 wreg M7 ads ad -extend s-extend s-extend*4 & IR[25:] & M2 M5 cte_im RIM IME outalu C o salta m p uins.walu =d_address address de ados uins. uins.bw uins. M8 mdr_int x & [7:] RMR uins.wmdr MR M9 4. (2, pontos) Considere as linhas abaixo, que contêm um trecho do VHL da MIPS multiciclo. Este trecho contém a definição do sinal do bloco de controle, e corresponde ao hardware que gera o sinal que habilita ou não a escrita no banco de registradores. Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a 1, na seguinte ordem: (AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR). Assuma também que os oito estados da máquina de controle da MIPS multiciclo são codificados em 3 bits com valores entre e 111, seguindo a ordem de definição do tipo VHL type_state (ou seja: Sidle, Sfetch, Sreg, Salu, Swbk, Sld, Sst, Ssalta). Pedese: a) efina os códigos associados às instruções JAL e JALR e aos estados envolvidos na solução da questão; b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas, e que corresponda a um circuito correto que pode ar da compilação deste código VHL em hardware. <= '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '';

3 Gabarito 1. (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que ele faz e adicione comentários (semânticos) ao mesmo. Suponha que o registrador $a é usado como entrada e possui inicialmente o valor n, um número natural. Suponha que a saída do programa é o conteúdo do registrador $v. 1 begin: addi $t, $zero, # Inicializa acumulador com 2 addi $t1, $zero, 1 # Inicializa acumulador com 1, # primeiro número natural ímpar 3 loop: slt $t2, $a, $t1 # Seta $t2 para 1 caso tenha # ultrapassado n 4 bne $t2, $zero, finish # Salta para o fim se ultrapassou n 5 add $t, $t, $t1 # Senão, adiciona o ímpar atual 6 # ao acumulador 7 addi $t1, $t1, 2 # Gera próximo ímpar 8 j loop # Volta a testar se ultrapassou n 9 finish:add $v, $t, $zero # Fim, coloca valor do acumulador # em $v. Solução da Questão 1 Este programa soma todos os números naturais ímpares entre e n. Fim da Solução da Questão 1 2. (4, pontos) Abaixo é dado um programa em linguagem de montagem do MIPS. Para este programa, responda às questões que seguem: a) (1,5 pontos) iga quantos bytes ele ocupa (área de instruções, área de dados e total do programa) e calcule seu tempo de execução em nanossegundos, supondo que se trata de uma organização MIPS multiciclo executando em uma frequência de 1MHz, e assumindo que a organização foi modificada para dar suporte à execução da instrução syscall em exatamente 4 ciclos de relógio. b) (1,5 pontos) Estude o programa e diga o que ele faz. e nada adianta descrever o que cada instrução do programa executa individualmente, pois isto não será avaliado, defina a semântica do mesmo. c) (1, ponto) Com os dados fornecidos, que valor(es) será(ão) escrito(s) em memória quando este código executar até o fim? Assumindo que a área de dados inicia no endereço x11, que endereços de memória serão escritos pelo programa? 1. 2 A:.word 1 # 4 bytes 3 B:.word 4 # 4 bytes 4 R:.word # 4 bytes 5 6.text 7.globl main 8 main: la $s, A # 8 bytes, 8 ciclos 9 lw $s, ($s) # 4 bytes, 5 ciclos 1 la $s1, B # 8 bytes, 8 ciclos 11 lw $s1, ($s1) # 4 bytes, 5 ciclos 12 addu $s2, $zero, $zero # 4 bytes, 4 ciclos 13 li $t, 1 # 4 bytes, 4 ciclos 14 loop: beq $s1, $zero, fim # 4 bytes, 4 ciclos 15 and $t1, $s1, $t # 4 bytes, 4 ciclos 16 bne $t1, $zero, soma # 4 bytes, 4 ciclos 17 volta: srl $s1, $s1, 1 # 4 bytes, 4 ciclos 18 sll $s, $s, 1 # 4 bytes, 4 ciclos 19 j loop # 4 bytes, 4 ciclos 2 soma: addu $s2, $s2, $s # 4 bytes, 4 ciclos 21 j volta # 4 bytes, 4 ciclos 22 fim: la $t, R # 8 bytes, 8 ciclos 23 sw $s2, ($t) # 4 bytes, 4 ciclos 24 aqui: li $v, 1 # 4 bytes, 4 ciclos 25 syscall # 4 bytes, 4 ciclos Solução da Questão 2 Solução: a) A área de instruções ocupa 3*8+15*4 bytes ou 84 bytes. A área de dados ocupa 3*4 bytes ou 12 bytes. O programa como um todo ocupa 96 bytes. Tempo de execução: As linhas 8-13 e são executadas exatamente uma vez, gastando ( ) + ( )= 34+2 = 54 ciclos. Existe um laço que ocupa as linhas e que opcionalmente executa também as linhas 2-21, dependendo do ado do teste

4 na linha 16. Assim uma execução do laço pode gastar 6*4=24 ciclos, quando o teste da linha 16 der falso, ou 8*4=32 ciclos, quando o teste der verdadeiro. Ainda a última vez que o laço for executado ele gasta apenas 4 ciclos, pois apenas a linha 14 é executada. Com os dados do problema pode-se calcular quantas vezes o laço será executado. Note-se que a condição de fim de execução do laço consiste em ter o valor armazenado em $s1 quando se executar o teste da linha 14. Antes do início do laço, $s1 é carregado com o valor armazenado na posição de memória B (ver linhas 1 e 11), ou seja, 4 ou em binário 1. A cada volta do laço, $s1 é transformado, na linha 17 usando uma operação de deslocar seu conteúdo 1 bit para a direita. Assim, sabemos que o laço vai ser executado exatamente 4 vezes (com $s1 valendo 4, depois 2 (=4 srl 1), depois 1 (=2 srl 1) e finalmente (=1 srl 1)). as 4 vezes, a última gasta 4 ciclos, como discutido antes. Para saber quantos ciclos gastam as outras 3 vezes que o laço é executado, é nessário ir adiante na análise. O salto condicional da linha 16 é tomado quando $t1 é diferente de. Ora, isto depende da operação AN da linha 15, que gera 1 em $t1 se e somente se o número em $s1 for ímpar (equivalentemente, quando o número em $s1 tiver o último bit em 1). Como os valores antes da última volta do laço são 4, 2 e 1, descobrimos então que o salto da linha 16 será tomado apenas uma vez, e assim podemos calcular exatamente o número de ciclos de cada uma das quatro voltas do laço: = 84 ciclos. Assim, é possível calcular o número de ciclos total que gasta este programa com os dados fornecidos e que é =138 ciclos. Com um relógio de 1MHz, cada ciclo gasta (1/(1*1 6 ) segundos ou 1ns, e o tempo total de execução do programa é 138*1ns=138ns. b) Este programa implementa a multiplicação A*B, colocando o ado em R (os 32 bits menos significativos). No exemplo de área de dados, 1*4=4. Ele usa um prosso iterativo que gera parlas a somar combinando o bit menos significativo do multiplicador com o multiplicando, acumulando estas parlas e deslocando o ado 1 bit à esquerda em cada iteração, o que tem o efeito de multiplicar o ado por 2 a cada passo da iteração. c) O único valor escrito na memória será o ado da multiplicação, 4 em decimal ou x28 (escrito na posição de memória R na linha 23). R corresponde ao endereço de memória x118 e as posições de memória escritas serão, com os respectivos valores nela escritos (assumindo organização de memória little endian): x118 x28 x119 x x11a x x11b x Fim da Solução da Questão 2 3. (2, pontos) Considere o bloco de dados da MIPS multiciclo abaixo (sem hardware para realizar multiplicação ou divisão), que implementa parte de um prossador que dá suporte a uma versão parcial da arquitetura do conjunto de instruções do prossador MIPS. Suponha que o Registrador RT estragou, e que seu defeito é, independente do valor do que se escreve nele a sua saída está sempre em x. iga qual/quais das instruções deste prossador ainda executa(m) corretamente com esta falha atuando, e justifique sua resposta. Lembre-se que as instruções da MIPS multiciclo são as seguintes: AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR.

5 M1 dtpc rpc Q uins.wpc 4 + pc=i_address address de Instruções incpc RNPC instruction RIR ir=ir_out RIN R M3 AdRs op1 R1 M6 R AdRt RS A REGS L M4 AdRd op2 U R2 R2 RT M7 wreg M7 ads ad -extend s-extend s-extend*4 & IR[25:] & M2 M5 cte_im RIM IME outalu C o salta m p uins.walu =d_address address de ados uins. uins.bw uins. M8 mdr_int x & [7:] RMR uins.wmdr MR M9 Solução da Questão 3 Todas as instruções que precisam do conteúdo de RT deixarão de funcionar (o que inclui todas as instruções aritméticas e lógicas tipo R: AU, SUBU, AN, OR, XOR, NOR; todas as de deslocamento de bits onde a quantidade de deslocamento é especificado por um registrador: SLLV, SV, SRLV; as de escrita na memória: SB, SW; as de comparação: SLT, SLTU, SLTI, SLTIU; e as de salto condicional que comparam dois registradores: BEQ, BNE). As instruções SLL, S e SRL precisam de um registrador e do dado imediato que vem pelos bits 1..6 da instrução. Este dado vem através do registrador IME e registrador com o dado a deslocar é o Rt, mas que vem pela porta 1 de leitura do banco (ver descrição VHL e o mux M3), e é armazenado no registrador RS (saída ). Logo, estas instruções não usam o RT (saída ) e continuam a funcionar. Outras que continuarão funcionando corretamente são as demais que não precisam do valor lido de RT para nada, ou seja as instruções aritméticas e lógicas com dado imediato: AIU, ANI, ORI, XORI; o LUI; as instruções de leitura da memória: LBU e LW; as de salto condicional com um operando registrador: BGEZ, BLEZ; as que usam endereçamento pseudo-absoluto: J e JAL; e as de salto baseado em registrador: JALR e JR. Fim da Solução da Questão 3 4. (2, pontos) Considere as linhas abaixo, que contêm um trecho do VHL da MIPS multiciclo. Este trecho contém a definição do sinal do bloco de controle, e corresponde ao hardware que gera o sinal que habilita ou não a escrita no banco de registradores. Assuma que as instruções da MIPS multiciclo são codificadas em 6 bits com valores na faixa de a 1, na seguinte ordem: (AU, SUBU, AN, OR, XOR, NOR, SLL, SLLV, S, SV, SRL, SRLV, AIU, ANI, ORI, XORI, LUI, LBU, LW, SB, SW, SLT, SLTU, SLTI, SLTIU, BEQ, BGEZ, BLEZ, BNE, J, JAL, JALR e JR). Assuma também que os oito estados da máquina de controle da MIPS multiciclo são codificados em 3 bits com valores entre e 111, seguindo a ordem de definição do tipo VHL type_state (ou seja: Sidle, Sfetch, Sreg, Salu, Swbk, Sld, Sst, Ssalta). Pedese: a) efina os códigos associados às instruções JAL e JALR e aos estados envolvidos na solução da questão; b) Usando os códigos definidos no item a), desenhe um diagrama que use apenas portas lógicas, e que corresponda a um circuito correto que pode ar da compilação deste código VHL em hardware. <= '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '';

6 Solução da Questão 4 a) Basta contar os valores nos dois casos. Para as instruções, JAL e JALR são respectivamente a antepenúltima e penúltima instruções do conjunto (ou seja, a 31 a e 32 a instruções). Assim, seus códigos serão 3 e 31 (pois iniciamos em ) ou, em binário 1111 e 11111, respectivamente. Para os estados, Swbk é o quinto da lista, logo seu código é 1 e Ssalta é o oitavo (ou último) da lista, logo seu código é 111. b) Analisando a expressão do lado direito da atribuição, vemos que é 1 quando uma de duas condições ocorrerem. Logo, ele será a saída de uma porta lógica OU. A primeira condição ocorre quando a máquina de estados de controle do prossador se encontra no estado Swbk. Logo um detector do código deste estado que gere 1 na sua saída quando PS= Swbk pode ser construído com uma porta AN de três entradas e dois inversores (para os bits em no código do Swbk, 1). A outra condição é uma conjunção de se estar no estado Ssalta (PS=Ssalta) e se estar executando uma das duas instruções: JAL ou JALR). Assim, esta condição pode ser sinalizada (em 1) por uma porta AN de duas entradas onde uma entrada é saída do detector do estado Ssalta (uma porta AN de três entradas ligada aos três fios que definem PS) e a outra entrada da AN é saída de uma porta OU de duas entradas onde cada entrada é saída de um detector das instruções J e JAL, respectivamente. O circuito abaixo mostra a solução graficamente. As caixas xom um caracter & dentro representam portas AN de 6 entradas. '1' when PS=Swbk or (PS=Ssalta and (i=jal or i=jalr)) else '' PS=Swbk PS=Ssalta and (i=jal or i=jalr) PS=Ssalta i=jal or i=jalr PS(2) & i=jal & i=jalr PS(1) PS() (5) (4) (3) (2) (1) () Fim da Solução da Questão 4

7