PROJETO, SIMUAÇÃO E IMPEMENTAÇÃO DE UM CONVERSOR CC-CC NÃO ISOADO BOOST, UMA EXPERIMENTAÇÃO METODOÓGICA Weldn C. E. Teixeia 1 ; Ghunter P. Viajante ; Enes G. Marra 3 1 Universidade Federal de Giás, Faculdade de Engenharia Elétrica Av. Universitária, n. 1488 - Quadra 86 - Blc A - 3º pis - Setr este Universitári 74605-010 Giânia Giás weldneee@gmail.cm Universidade Federal de Giás, Faculdade de Engenharia Elétrica Av. Universitária, n. 1488 - Quadra 86 - Blc A - 3º pis - Setr este Universitári 74605-010 Giânia Giás ghunter@ucg.br 3 Universidade Federal de Giás, Faculdade de Engenharia Elétrica Av. Universitária, n. 1488 - Quadra 86 - Blc A - 3º pis - Setr este Universitári 74605-010 Giânia Giás enes@eee.ufg.br Resum: Este trabalh apresenta a implementaçã de um cnversr de tensã d tip bst em malha fechada na frma de platafrma didática e tem cm bjetiv principal intrduzir ensin de Eletrônica de Ptência sbre bases cnstrutivistas em nível de mestrad, Almeida (003). Assim, s aspects teórics e de simulaçã sã tratads visand cntribuir na implementaçã bem sucedida. Além diss, a metdlgia prprcina a prtunidade de enfrentar as dificuldades tipicamente encntradas n prjet de fnte chaveada, intrduzind alun à vivência experimental. O trabalh nã traz cntribuições técnicas invadras a camp de estud vist que seu bjetiv principal é ferecer uma atividade de aprendizagem rientada a prjet, baseada em diretrizes e crngrama de prjet. Palavras-chave: cnstrutivism, eletrônica de ptência, simulaçã, ensin rientad a prjet. 1. INTRODUÇÃO É fat que nesta primeira década d sécul 1, as exigências na frmaçã de engenheirs têm se trnad cada vez maires. A tese de dutrad de Almeida (003) mstra que curs de engenharia, até há puc temp, buscava transmitir infrmações acabadas. As disciplinas experimentais, pr exempl, baseavam-se muitas vezes em experiências repetitivas e burcratizadas, u seja, s aluns nã tinham a liberdade de experimentar segund suas curisidades. Além diss, hje é exigid ds prfissinais habilidades criativas bem desenvlvidas, além de cnheciments sólids. Neste sentid, Almeida (003) prpõe atividades diferenciadas sb uma base cnstrutivista, buscand frmar engenheirs mais crítics e mais habilitads a enfrentar nvs desafis. D expst, nta-se que a busca pr nvas metdlgias de ensin é fundamental para atender estas nvas exigências de mercad, entretant, mdel apresentad nã pde ser aplicad diretamente nas disciplinas ds curss de mestrad.
Geralmente, s curss de mestrad têm buscad frmar prfessres e iniciar prfissinal na metdlgia da pesquisa de frma invadra em uma dada especialidade. N entant, s aluns de mestrad dedicam mair parte d seu curs as prjets de dissertações, que retrata uma frmaçã priritária cm pesquisadr n mestrad. Pr restrições de temp, as disciplinas d mestrad têm sid abrdadas d mesm md tradicinal que na graduaçã, embra alun de mestrad já seja um prfissinal da área. Nrmalmente, sã ferecidas diversas disciplinas que cmpõem a frmaçã d Mestre, surgind a pssibilidade de invar na sua metdlgia de ensin. A disciplina de Eletrônica de Ptência d mestrad na Universidade Federal de Giás (UFG) fi ministrada n an de 007 segund a metdlgia cnstrutivista da aprendizagem rientada a prjet, DONOSO-GARCIA et al. (008), send que um ds prduts é este presente trabalh.. METODOOGIA A metdlgia de trabalh cnsistiu na implementaçã de cnversres de tensã CC-CC cm atividade de vivência experimental. O trabalh implementad nã substituiu as aulas previstas na ementa da disciplina de Eletrônica de Ptência. Na verdade a viabilidade da execuçã d prjet só fi cnseguida depis da expsiçã da teria em sala de aula, mas, send cnslidada cm a execuçã de um prjet experimental que tenha relaçã teórica direta cm tema. A duraçã da disciplina é de 6 meses, entã, n últim mês fi prpst prjet a ser executad pels mestrands. Fram dividids em grups de dis aluns e cada grup tinha bjetiv de implementar um ds cnversres CC, quais sejam: buck, bst, e buck-bst. De frma resumida, prjet d bst tinha que atender as seguintes características: tensã de entrada retificada pdend variar de 15 a 5V, tensã de Saída 5V, carga mínima 00mA, carga máxima A e freqüência de chaveament de 10kHz. Cm s trabalhs ficariam dispníveis para s aluns de Eletrônica de Ptência de graduaçã, entã, grup que implementu cnversr bst ptu pr realizar prjet na frma de platafrma didática. Além diss, a implementaçã deveria apresentar: Simulaçã; Prjetar e cnstruir s indutres; Reutilizaçã de cmpnentes eletrônics sucateads; Respeit as prazs estipulads; Prduçã de um artig. A seguir estã apresentads s resultads btids pela execuçã d prjet d cnversr bst elabrad pels mestrands. 3. O CONVERSOR BOOST, INTRODUÇÃO Um cnversr bst (step-up u cnversr elevadr de tensã) é uma fnte d tip SMPS (Switching-Mde Pwer Supply) e tem cm característica principal a capacidade de levar a tensã de entrada a um nível igual u mair na saída, POMIIO (001). A variaçã da tensã de saída causada pela mudança da tensã de entrada u da carga cnectada à saída d cnversr é muitas vezes indesejada. Mas, esse prblema pde ser
reduzid dinamicamente a níveis satisfatóris, dependend da técnica utilizada, a se aplicar as terias de cntrle em malha fechada. A tplgia simplificada d cnversr bst está apresentada na Figura 1. Figura 1. Tplgia d cnversr bst. Este cnversr apresenta um indutr na entrada, uma chave capaz de perar em altas freqüências, um did para evitar que capacitr descarregue durante temp n qual transistr esteja em cnduçã, um transistr, um capacitr na saída para manter a tensã de saída dentr de uma faixa desejada. 3.1 Aspects Teórics d Cnversr bst Ideal A capacidade de elevaçã da tensã de entrada d cnversr bst pde ser bservada diretamente da sua equaçã básica que relacina a tensã de entrada cm sua saída mediante a aplicaçã de uma freqüência de chaveament n transistr. Para uma dada freqüência de chaveament, a Figura mstra as frmas de nda da tensã de entrada, tensã sbre did, crrente de entrada e d indutr, tensã de saída e crrente de saída. Neste cas bst está perand n md de cnduçã cntínua. As curvas representam as frmas de nda bservadas sb cndições que permitam a linearizaçã das equações, u seja, a freqüência de chaveament, valres da indutância e capacitância, RASHID (1999). Figura. Gráfic da tensã sbre did, crrente n indutr, crrente n did, crrente n capacitr, tensã de saída u sbre capacitr e crrente de saída. Supnd, desta frma, que a crrente n indutr cresça linearmente durante interval de temp n qual a chave semicndutra esteja fechada tems:
I I ΔI t t 1 E = = 1 1 (1) que pde ser reescrita da seguinte frma, ΔI t1 = E () cnsiderand que a crrente caia linearmente n indutr durante interval n qual a chave semicndutra esteja aberta, pde-se bter a seguinte relaçã: ΔI E V = t (3) que pde ser reescrit da seguinte frma, t = V E ΔI (4) Da relaçã entre cicl de trabalh e temp n qual a chave permanece fechada u aberta tems para t 1 e t t t1 = kt (5) 1 ( ) Reescrevend as equações () em funçã de (5) tems: = k T (6) kt = ΔI E (7) Reescrevend as equações (4) em funçã de (6) tems: ΔI k T = V E ( 1 ) (8) Fazend a razã entre (8) pr (7) e deixand de frma cnveniente, V E = 1 1 k (9) A equaçã (9), cuj gráfic é mstrad na Figura 3, é a equaçã fundamental d bst tratad de frma ideal, tant é que para k igual à unidade ter-se-ia tensã de saída infinita!
Figura 3. Gráfic da equaçã de um bst ideal. Nã se faz necessári tratar das cndições de peraçã d bst em md descntínu, pis as características requeridas na implementaçã d bst incluem a cndiçã de peraçã em md cntínu. Iss implica n dimensinament adequad d capacitr de saída e d indutr. 3. Aspects d Cnversr bst nã ideal Na execuçã d prjet de um dispsitiv cm bst, n qual cmpnha simulaçã e implementaçã, trna-se necessári cnhecer as limitações de ganh d dispsitiv. Iss pde ser cnseguid através das equações de um mdel mais cmplet que traga alguma característica de nã idealizaçã. Cm esse prpósit será btida a equaçã de um mdel nã ideal apresentad na Figura 4. Nta-se acréscim n circuit de uma resistência parasita crrespndente à resistência d indutr. A inserçã n mdel dessa resistência melhra muit a mdelagem d circuit, pis a resistência d indutr participa ds dis estads de chaveament, ERICKSON (001). Figura 4. Tplgia d cnversr bst nã ideal. A Figura 5 mstra a tplgia equivalente d circuit durante interval de chave fechada. Figura 5. Tplgia d cnversr bst nã ideal cm chave fechada.
A Figura 6 mstra a tplgia equivalente d circuit durante interval de chave aberta. Figura 6. Tplgia d cnversr bst nã ideal cm chave aberta. D circuit da Figura 5 sã escritas as expressões (10) e (11) para a crrente n indutr e tensã n capacitr de saída respectivamente: () ( ) v t = E i t R (10) ind i c () t v = R ( t) (11) Fazend-se uma aprximaçã para pequens ripples pdems escrever (1) e (13): ( ) v t = E IR (1) ind i c V R () t = (13) D circuit da Figura 6 sã escritas as expressões (14) e (15) para a crrente n indutr e tensã n capacitr de saída respectivamente: () ( ) ( ) v t = E i t R v t (14) ind v ic () t = i() t R ( t) (15) Fazend-se uma aprximaçã para pequens ripples pde-se escrever (16) e (17): () v t = E IR V (16) c V R () = i t I (17) A Figura 7 mstra as frmas de nda da tensã sbre indutr e da crrente através d capacitr referentes às equações (14), (15), (16) e (17).
Figura 7. Frmas de nda da tensã n indutr e crrente n capacitr. Cm a tensã média sbre indutr e a crrente média através d capacitr tem valres nuls, entã vale as relações (18) e (19): ( ) E IR 1 k V = 0 (18) ind V k + ( 1 k ) I = 0 R (19) Island I da equaçã (19), substituind na equaçã (18) e island-se V /E: V 1 = E R ind ( 1 k ) 1+ ( 1 k) R (0) R. A Figura 8 mstra gráfic para alguns valres d cicl de trabalh e a razã entre R int e Figura 8. Gráfic da equaçã d bst para cicl de trabalh variand n interval [0,1[ e razã entre R ind e R variand n interval [0-0,1].
Nta-se n gráfic da Figura 8 que n cas n qual a razã entre a resistência d indutr e a resistência de carga se trna zer a curva crrespndente a esse plan se trna a mesma curva d gráfic da Figura 3. 3.3 Dimensinament ds Cmpnentes 3.3.1 Dimensinament d capacitr de saída. Para que a tensã de saída d bst tenha err de n máxim de % para freqüência de 10kHz. Utilizu-se utilizar seguinte equacinament, RASHID (1999): C min = I máx k τ ΔV (1) C = μf () min 160 3.3. Dimensinament da indutância O dimensinament da indutância está basead n fat que bst deverá perar em md de cnduçã cntínu. Neste cas deverá atender a equaçã abaix, RASHID (1999): ( ) E V E min f V Imin = (3) A Figura 9 mstra gráfic da indutância em funçã da tensã de entrada. Figura 9. Gráfic da equaçã d indutr em funçã da tensã de entrada d bst. Substituind s valres anterires em (3), derivand e calculand valr da tensã de entrada que a indutância mínima necessária seja máxima, btêm-se: min = 95,9μ H (4)
3.3.3 Dimensinament d Indutr O adequad dimensinament ds elements magnétics pde ser fatr determinante para funcinament adequad de um cnversr CC-CC, POMIIO (001). Para dimensinament d indutr fram bservadas as seguintes características: 3.3.3.1 Cálcul d entreferr necessári Para btençã da extensã d entreferr é necessári cnheciment da indutância. Os cálculs para btençã da indutância mínima, para manter cnversr sempre n md de cnduçã cntínua, pdem ser vists na seçã 3.3., dad pela equaçã (3). Figura 10. Indutr cm N espiras. Seja um indutr cnfrme apresentad na Figura 10. A se aplicar um sinal de tensã v(t) em seus terminais leva a circulaçã de uma crrente i(t), através de suas bbinas. A circulaçã de crrente n indutr gera um camp magnétic que tem cm caminh preferencial para as linhas de camp núcle que passa pel interir d slenóide, cnfrme Figura 11. Figura 11. Camp magnétic n interir d núcle de ferrite. O circuit magnétic equivalente é mstrad na Figura 1.
Figura 1. Circuit magnétic equivalente. D circuit magnétic equivalente mstrad na Figura 1 btems a equaçã (5): ( c g) Ni = ΦR+R (5) Cm a valr da relutância d caminh magnétic é muit menr que valr da relutância d entreferr, entã aquela pderá ser descnsiderada para determinaçã d tamanh d entreferr. O que resulta na equaçã (6). Ni = ΦR g (6) Sabend-se que valr da relutância d entreferr depende de sua extensã, de sua área de secçã transversal e da permeabilidade magnética d ar, entã pde se reescrever a equaçã (6) cnfrme a equaçã (7). lg Ni =Φ μ A c (7) Para camp e área cnstantes, vale a expressã (8) que pde ser substituída na equaçã (8), cnfrme (9). Φ = BA (8) c Ni Bl g = (9) μ Cm nã se sabe númer de espiras d indutr, entã valr de N da equaçã (9) pderá ser substituíd na expressã da indutância da equaçã (30), cnfrme equaçã (31). N μ A N = = R l c g g (30) μ A Bl c g = lg iμ (31)
Island l g e simplificand btems a expressã d valr d entreferr, equaçã (3). l g μi = (3) B A c N cas crític para crrente máxima, significand também camp magnétic máxim, a equaçã (3) pde ser reescrita na frma da equaçã (33). l g μ i = (33) B máx máx Ac 3.3.3. Cálcul d númer de vltas O númer de espiras d indutr pde ser btid usand a equaçã (9) u cnfrme a equaçã (34), ERICKSON (001). I N B A máx = (34) máx c O valr típic adtad para B máx a se usar ferrite é de 0,3T, BARBI et al (00). A crrente máxima pde ser btida através da equaçã (35), RASHID (1999). I IV ( V ) V V s s máx = + (35) Vs Vf O númer de vltas e cmpriment d entreferr sã essenciais para dimensinament de um indutr cm bm desempenh, mas muits utrs aspects pdem ser bservads para um desempenh melhr, ERICKSON (001). 3.4 Simulaçã Na simulaçã em malha fecha fi utilizad circuit integrad SG354 de maneira a alterar cicl de trabalh prprcinal à diferença entre a tensã de referência e a tensã amstrada na saída d bst cm um ganh sbre err. A Figura 13 mstra circuit simulad. Figura 13. Tplgia d bst simulada n Spice.
3.4.1 Crrente sbre indutr n cas crític de carga máxima e tensã de entrada mínima A Figura 14 mstra a curva da crrente n indutr n cas crític de tensã de entrada mínima e carga máxima de A. Figura 14. Curva da crrente e da crrente média n indutr. 3.4. Resultads da tensã média de saída em funçã da entrada A Figura 15 mstra gráfic da tensã média de saída em funçã da tensã de entrada E para carga máxima, média e mínima. Figura 15. Valres btids da simulaçã para tensã média de saída em funçã da tensã de entrada 3.4 Resultads Experimentais 3.4.1 Crrente n indutr n cas crític de carga máxima e tensã de entrada mínima A Figura 16 mstra gráfic da crrente d indutr cm tensã de entrada mínima e carga máxima de A, além d sinal PWM de chaveament.
Figura 16. Crrente n indutr. 3.4.4 Resultads da tensã média de saída em funçã da entrada A Figura 17 mstra as tensões de saída para carga máxima, média e mínima para tensã aplicada na entrada entre 15 e 4 vlts. Figura 17. Tensões de saída d bst. A Figura 18 mstra a frma de nda da tensã de saída d cnversr bst. Figura 18. Curva da tensã de saída d bst.
A Figura 19 mstra ft da platafrma didática d cnversr bst implementad. 4. CONSIDERAÇÕES FINAIS Figura 19. Ft da platafrma didática d cnversr bst. A implementaçã d prjet, na frma de platafrma didática, se mstru uma ótima alternativa pst que, além de intrduzir uma nva metdlgia de ensin da disciplina de Eletrônica de Ptência, truxe inúmeras invações, tais cm: Instigaçã ds mestrands a investigaçã e experimentaçã; Trabalhs prátics: dimensinament e cnstruçã de indutres; Investigaçã bibligráfica; Simulaçã; Facçã de artigs científics; Dispnibilizaçã das platafrmas didáticas para s aluns de graduaçã que pr sua vez ficam estimulads pr saber que fram prduzids dentr da própria universidade; Reutilizaçã de muits cmpnentes eletrônics, tais cm: resistres, chaves semicndutras, núcles magnétics para cnstruçã ds indutres, etc; Baix cust ds prjets. As platafrmas didáticas prduzidas sã abertas, u seja, nã funcinam cm uma caixa preta, cm nrmalmente sã aquelas adquiridas cm alts custs.
REFERÊNCIAS BIBIOGRÁFICAS AMEIDA, N. Ensin de Engenharia sbre Bases Cnstrutivistas: Um Estud de Cas na Disciplina de abratóri de Sistemas Térmics. 003. Dutrad em Educaçã Faculdade de Educaçã, Universidade Estadual de Campinas, Campinas. BARBI I.; FONT C.H.I.; Alves R.. Prjet Físic de Indutres e Transfrmadres, Intrduçã, p. 3, 00. DONOSO-GARCIA, P. F.; CORTIZO, P. C., MORAIS,. M. F. Ensin Orientad a Prjet: Uma Experiência para Ensin de Eletrônica nas Disciplinas de abratóri de Eletrônica e Eletrônica de Ptência. 008. Revista Eletrônica de Ptência, vl. 13, n., Mai de 008. ERICKSON R. W. Fundamentals f Pwer Electrnics, cap. 14, p. 539; Cap. 3, p. 39, 001. POMIIO J.A. Eletrônica de Ptência. Cap. 5, pp. 5-8, 001, endereç eletrônic: http://www.dsce.fee.unicamp.br/~antenr/, últim acess, 5/06/008. RASHID M.H. Eletrônica de Ptência, circuits, dispsitivs e aplicações, pp. 393-395, 1999. PROJECT, SIMUATION AND IMPEMANTAION OF A NOT ISOATED CC-CC BOOST CONVERTER, A METHODOOGICA EXPERIMENTATION - 008 Abstract: This wrk presents the implementatin f a clse-lp bst energy cnverter as a didactical setup in rder t intrduce the teaching f Pwer Electrnics in cnstructivist bases in the master degree curse (Almeida, 003). Hence, theretical and simulatin aspects are bth treated aiming t achieve a successful implementatin. Furthermre, this methdlgy prvides an pprtunity t face practical drawbacks typically fund in pwer electrnic surce design, intrducing the student t a hands-n experience. This wrk des nt bring any technical innvative cntributin t the field f wrk nce the main aim is t prpse a prblem-based learning activity, based n design guidelines and a prject schedule. Key-wrds: cnstructivism, pwer electrnics, simulatin, prblem based learning.