Create PDF with GO2PDF for free, if you wish to remove this line, click here to buy Virtual PDF Printer

Transcrição

1 ESTUDO DO COMPORTAMENTO DA RESISTÊNCIA SÉRIE EM TRANSISTORES SOI NMOSFETS DE CAMADA FINA Aparecido S. Nicolett, Victor Sonnenberg e João Antonio Martino Professor Doutor do Curso de Materiais, Processos e Componentes Eletrônicos da Faculdade de Tecnologia de São Paulo (MPCE FATEC/SP), Professor Livre-Docente da Engenharia Elétrica da Escola Politécnica da USP (PSI-EPUSP) nicolett@pucsp.br Resumo Neste trabalho é apresentado um estudo do comportamento da resistência série em transistores SOI NMOSFETs de camada fina, em função das polarizações e temperaturas. Uma análise das mudanças das características elétricas na primeira e segunda interfaces em função das tensões aplicadas é discutida. 1. Tecnologia SOI A utilização de circuitos implementados em lâminas de silício sobre isolante SOI (Silicon-On- Insulator) tem demonstrado excelentes vantagens sobre a tecnologia convencional [1 6], principalmente em aplicações espaciais e militares, devido à alta resistência à radiação [7], baixa corrente de fuga e baixa potência dissipada [8]. A figura 1 mostra as estruturas de um transistor NMOSFET fabricado segundo as tecnologias convencional e SOI. Fonte Porta poli N- N- N+ N+ Fonte Substrato - P a) Porta poli N+ N- Substrato - P N- N+ Dreno Dreno interações com o substrato, que originam uma série de efeitos parasitários indesejáveis ao bom desempenho dos dispositivos. Com a utilização da tecnologia SOI, muitos destes efeitos parasitários podem ser completamente eliminados devido, principalmente, à presença do óxido enterrado, que isola, dieletricamanete, os dispositivos do substrato, o qual é responsável pela grande maioria dos efeitos parasitários. Além disto, nem todo dispositivo SOI MOSFET possui o mesmo comportamento, uma vez que seu desempenho depende da espessura da camada de silício e da concentração de dopantes do canal. Três tipos diferentes existem: dispositivos de camada espessa, de camada média e de camada fina. Em dispositivos SOI MOSFETs de camada fina e totalmente depletados, figura 2, condição na qual existe interação entre a primeira e segunda interfaces, vantagens adicionais de desempenho são apresentadas, como: o aumento da mobilidade [9], da transcondutância e da densidade de integração [1], a diminuição das capacitâncias parasitárias de fonte e dreno [11], dos efeitos de canal curto [12] e da sensibilidade com a variação da temperatura [13]. 1a interface 2a interface Fonte N+ Porta LDD LDD Dreno P N- N- N+ Óxido enterrado Óxido enterrado Substrato - P b) Figura 1: Transistor NMOSFET fabricado segundo tecnologias convencional (a) e SOI (b), ambos com estrutura LDD (Lightly Doped Drain). Os dispositivos fabricados com a tecnologia convencional (Bulk Technology) apresentam Figura 2: Seção transversal de um SOI NMOSFET. 2. Resistência série parasitária A resistência série (R S ) tem sido objeto de estudos em muitos trabalhos e diversos métodos foram desenvolvidos para sua extração [14 2]. Alguns destes métodos admitiam que a resistência série não era influenciada pela polarização aplicada ao dispositivo, uma hipótese que foi demonstrada

2 não ser verdadeira, principalmente quando dispositivos com estrutura LDD (Lighty Doped Drain) eram utilizados [16]. A introdução do termo R S, nas equações básicas de corrente dos transistores MOSFETs, é geralmente feita como ponto de partida para o desenvolvimento de um novo método de sua extração, e muitas vezes estes métodos desenvolvidos para transistores MOS convencionais podem ser também aplicados aos transistores SOI MOSFETs, como apresentado em [21]. Na figura 3 estão representadas as principais componentes da resistência série de um transistor SOI NMOSFET de camada fina. As resistências das regiões de fonte/dreno (R D ) e LDD (R LDD ) têm seus valores afetados pelas condições de polarização e temperatura. A componente R C representa a resistência do contato e pode ser considerada praticamente independente da polarização. A resistência série total de um SOI MOSFET simétrico pode ser obtida pela equação (1). Tensão na Porta V GF Este método, desenvolvido em 198 por John G. J. Chern, foi uma das técnicas mais utilizadas na extração da resistência série e do comprimento efetivo de canal em transistores MOSFETs convencionais de grandes dimensões. O método baseava-se na determinação de um ponto de intersecção entre as curvas da resistência total R T, obtidas para diferentes valores de tensão aplicada à porta V GS, em função do comprimento de canal L m. A resistência total (R T = V /I ) era obtida a partir das características I x V GS de um transistor MOSFET operando na região de triodo (modelo de 1 a ordem) e expressa por (2), onde V GS e V são valores efetivos das tensões aplicadas à porta e ao dreno em relação à fonte, W m e L m são a largura e o comprimento efetivos do canal do transistor, L e W são as diferenças entre os valores do comprimento (L m ) e largura (W m ) de máscara do canal em relação aos seus respectivos valores efetivos. Em (7) está representada a resistência intrínseca do canal do transistor MOSFET (R CH ). I ef ( VGS Vth.5V) V Wef = µ ef Cox (2) L Fonte Dreno V GS RS.I = VGS (3) 2 V S R C R D R LDD R LDD R D Tensão no Substrato R C V D Figura 3: Principais componentes da resistência série de um transistor SOI NMOSFET. R S = 2.R C + 2.R D + 2.R LDD (1) A redução das dimensões dos dispositivos MOSFETs pode provocar uma degradação das suas características elétricas, devido, por exemplo, à geração de elétrons quentes (Hot Electrons) [22] próximo ao dreno, causado pelo aumento do campo elétrico lateral. A utilização da estrutura LDD minimiza os efeitos provocados por este campo elétrico, mas introduz uma dificuldade na extração de parâmetros básicos do transistor, devido principalmente ao aumento da resistência série [17]. Além disto, R S é um problema intrínseco nos dispositivos SOI, causado pela pequena camada de silício utilizada na fabricação dos dispositivos, e esta resistência tem seu valor aumentado quando a temperatura é reduzida [18]. V L = V R. I (4) m m W m S = L L (5) = W W (6) m V R CH = = I µ ef C ox Wef L ef ( V Vth.5V ) GS (7) Levando-se em consideração a resistência série R S, a resistência total R T pode ser expressa por (8). R T onde, V = = R S + R CH = R S + C1.(L m L) (8) I [ µ C W ( V Vth.5V )] 1 C1 = (9) ef ox ef GS 3. Métodos de extração da resistência série 3.1Método JGJC [15] Se um grupo de transistores MOSFETs com diferentes comprimentos de L m (no mínimo dois) for utilizado, para um determinado valor fixo de V GS, uma linha pode ser obtida no gráfico de R T x L m, mantendo-se o valor de C1 constante para todos

3 os transistores. Se uma série de linhas com diferentes valores de C1 (isto é, diferentes valores de V GS ) forem plotadas, estas linhas se interceptarão num ponto definido com coordenadas R S e L, figura 4. A utilização de W m uniforme e relativamente elevado, com o objetivo de se evitar o efeito de canal estreito, ajuda a manter constante o valor de C1. Da mesma forma, a utilização de baixos valores de V e altos valores de V GS, com o objetivo de se minimizar o efeito de canal curto sobre Vth, ajuda também a manter constante o valor de C1 [15]. valores de L e R S na tensão V GSX, e repetindo-se o mesmo procedimento para diferentes pares de V GS, pode-se obter L e R S em função da tensão de porta V GS. Por outro lado, os efeitos da geometria dos dispositivos na extração de L e R S podem ser mais amenizados se no lugar de V GS for utilizado a sobretensão (V GS - Vth) [16, 21], tornando-se necessária a determinação de Vth previamente. V GS1 = V GSX ( V GS /2) R T [Ω ] R T [Ω ] 2 15 V GS = 6 V R S V GS2 = V GSX + ( V GS /2) 1 5 R S 1 2 V GS = 14 V L L m [µm] L L m [µm] Figura 5: R T x L m para dois valores diferentes de V GS (V GS1 e V GS2 ) aplicados à porta do transistor. Figura 4: Exemplo da determinação da R S e do L através do gráfico R T x L m, utilizando-se diferentes valores de V GS. 3.2 Método GJH [16] Este método, desenvolvido em 1987, é uma adaptação do método proposto em [15], porém Genda observou que a aplicabilidade deste método, para transistores com estrutura LDD, mostrava-se questionável, pois parte da região N - de fonte/dreno próxima à porta do transistor tornava-se fortemente dependente de V GS. Isto provocaria um espalhamento significativo nos valores obtidos para R S e L para os diferentes pares de V GS utilizados. Afim de determinar R S e L, Genda propôs que a variação nos valores de V GS, para os diferentes pares adotados na determinação do ponto de interseção, fosse a menor possível, ou seja, V GS1 = V GSX - ( V GS /2) e V GS2 = V GSX + ( V GS /2), onde V GSX é um certo valor de tensão aplicada à porta do transistor e ( V GS /2) uma pequena variação em torno desta tensão. A figura 5 mostra o gráfico da R T x L m em função dos valores V GS1 e V GS2. Cada uma das linhas possuem uma solução própria para L e R S, a qual está representada pelo círculo escuro, no caso de V GS1, e pelo círculo claro, no caso de V GS2. O ponto de interseção entre V GS1 e V GS2 representa uma terceira solução para L e R S correspondente à tensão V GSX. Sendo V GS muito pequeno (,2 V), o resultado da interseção representa uma boa aproximação dos verdadeiros 4. Influência da polarização do substrato na determinação da resistência série [23 25] A polarização do substrato provoca alterações nas características elétricas dos dispositivos MOSFETs [26], tais como redução da mobilidade efetiva no canal e o aumento da resistência série. Em dispositivos SOI MOSFETs, os efeitos da polarização do substrato podem modificar, de forma mais significativa, os valores dos parâmetros elétricos, principalmente se existir uma interação entre a primeira interface (óxido de porta/camada de silício) e a segunda interface (camada de silício/óxido enterrado), através das respectivas regiões de depleção. A figura 6 mostra os resultados experimentais da resistência série obtidos de dispositivos SOI NMOSFETs camada fina em função da sobre-tensão (V GF Vth F ), utilizando-se três diferentes valores de. R S [Ω] SOI NMOSFETs T = 3 K = - 3 V = - 15 V = - 5 V,5 1, 1,5 2, 2,5 3, (V GF - Vth F ) [V]

4 Figura 6: Resistência série de transistores SOI NMOSFETs a 3 K, em função da sobre-tensão (V GF - Vth F ) para diferentes valores de. Os dispositivos estudados apresentam uma largura de canal W m de 2 µm e diferentes comprimentos de canal L m que variam desde,5 a 2 µm para uma tecnologia de,5 µm em lâminas SIMOX. Apresentam ainda espessura do óxido de porta t oxf igual a 15 nm, espessura do óxido enterrado t oxb de 39 nm, espessura do filme de silício t Si 8 nm, e concentração de dopantes no canal N af 1x1 17 cm -3. As curvas I x V GF foram obtidas com V =,1 V, V GF variando de -1 a 3 V (passos de,1 V), igual a -5, -15 e -3 V, e temperaturas de 3 e 77 K. A tensão de limiar Vth F foi obtida através do método de extrapolação linear no ponto de máxima transcondutância [27]. Como pode ser observado na figura 6, R S diminui com o aumento de (V GF Vth F ), comportamento este esperado, visto que, com o aumento da sobre-tensão, existe um aumento da concentração de portadores induzidos pela porta próximo da região LDD, acarretando uma diminuição da componente R LDD. Os valores encontrados para R S estão dentro do esperado, uma vez que se trata de transistores SOI de camada fina e não silicetados [28]. Contudo, um aumento da resistência série é observado à medida que é aumentado negativamente, e este comportamento será analisado com o auxílio do programa numérico bidimensional MEDICI [29]. Foram então simulados transistores SOI NMOSFETs com comprimentos de canal L m entre,6 e 2 µm, espessura do óxido de porta t oxf de 15 nm, espessuras do óxido enterrado t oxb de 8 e 4 nm e espessura da camada de silício t Si de 8 nm. Nas simulações foram adotadas densidades de cargas efetivas no óxido Q ox1 = 5x1 1 cm -2 (1 a interface) e Q ox2 = 1x1 11 cm -2 (2 a interface), e a densidade de armadilhas de interface foi considerada desprezível. A primeira análise feita, foi verificar o quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de e diferentes concentrações das regiões de LDD (N LDD ) na temperatura de 3 K. Para isto, foi simulado um conjunto de transistores considerando-se uma concentração de canal N af = 1x1 17 cm -3 e concentrações de fonte/dreno N = 1x1 2 cm -3. A resistência série R S foi obtida utilizando-se o método proposto em [16], para diferentes valores de sobre-tensão (V GF Vth F ), onde V GF é a tensão aplicada na porta do transistor e Vth F é a tensão de limiar da 1 a interface. A figura 7 mostra a variação percentual da resistência série R, definida na equação (1), em função da tensão para uma sobre-tensão (V GF Vth F ) = 2,45 V. [ R S( VGB ) R S( VGB = ) ] [ R ( V = ) ] R = x1 (1) R [%] S GB SOI NMOSFETs T = 3 K t oxb = 8 nm N LDD = 4x1 18 cm -3 N LDD = 1x1 18 cm [V] Figura 7: R em função da tensão aplicada ao substrato para dois diferentes valores de concentração das regiões de LDD. Como pode ser observado na figura 7, R sofre uma grande influência da tensão, principalmente quando é utilizada uma menor concentração nas regiões de LDD. A figura 7 também mostra que para < -15 V e < -3 V, R torna-se quase que constante para N LDD = 1x1 18 cm -3 e N LDD = 4x1 18 cm -3, respectivamente, significando que a variação do valor da resistência série com, a partir deste ponto, passa a ser muito pequena. Uma possível explicação para este comportamento da resistência série está vinculada à modulação da região de depleção na 2 a interface, dentro da região de LDD (principal componente da resistência série). Este comportamento é diferente do observado em transistores MOSFETs convencionais, já que não se observa o patamar apresentado na figura 7. Com a diminuição da tensão (aumento no sentido negativo), há um aumento da região de depleção na 2 a interface em direção a 1 a interface na região de LDD, reduzindo assim o volume de silício disponível para a passagem da corrente [23, 3]. Quando a 2 a interface se torna invertida, a região de depleção atinge seu valor máximo e a resistência série tornase praticamente constante. A figura 8a mostra a seção transversal de um SOI NMOSFET e a região analisada. A figura 8b mostra a variação da região de depleção do LDD obtida através da simulação numérica bidimensional de um transistor com L m = 1 µm, t oxb = 8 nm, N LDD = 1x1 18 cm -3, V =,1 V, V GF = 2 V e diferentes valores de. Abaixo de cada curva, o silício está depletado e acima, está neutro. A figura 8b mostra que existe uma tensão, onde a 2 a interface, dentro da região de LDD, se torna invertida e conseqüentemente a região de depleção quase não aumenta mais.

5 Porta Região de Depleção Substrato P LDD N- Óxido Enterrado Região Analisada N+ 4 nm 8 nm obtido para t oxb = 4 nm, porém para valores mais negativos de ( -6 V). V GF Porta Região de Depleção A N- Região Analisada N+ a) P x depl Profundidade do silício [nm] Canal P 2 a interface 1 a interface LDD N - Dreno N + = = -5V = -1V = -15V = -2V = -25V = -3V 8 1,5 1,6 1,7 1,8 1,9 2, Comprimento do LDD [µm] b) J [ma/cm 2 ] Óxido enterrado 1 a interface a) A' SOI NMOSFET = V = - 3 V 2 a interface Figura 8: a) Seção transversal de um SOI NMOSFET. b) Variação da região de depleção dentro do LDD para diferentes valores de Profundidade do silício [nm] b) A figura 9 mostra a densidade de corrente J na região de LDD, obtida na posição AA, figura 9a. Com o aumento da polarização negativa de, percebe-se uma redução da densidade de corrente próxima da 2 a interface, devido ao aumento da região de depleção. Porém, existe um pequeno aumento de J próximo da 1 a interface, mas esta variação é muito menor do que aquela ocorrida próxima da 2 a interface, justificando um aumento na resistência série R S. A segunda análise feita, foi verificar o quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de e diferentes espessuras da camada do óxido enterrado. A figura 1 mostra os resultados de R em função de. Como pode ser observado, R é significativamente influenciada por na situação de t oxb = 8 nm, uma vez que os efeitos de modulação das cargas (acumulação, depleção e inversão) na 2 a interface são maiores, devido à menor distância entre o contato do substrato e a camada de silício. Quanto ao patamar observado para R (t oxb = 8 nm) a partir de = -15 V, o mesmo comportamento (atingir o patamar) pode ser Figura 9: a) Perfil do transistor ilustrando a região analisada. b) Densidade de corrente na região de LDD para dois diferentes valores de. R [%] SOI NMOSFET N LDD = 1x1 18 cm -3 t oxb = 4 nm t oxb = 8 nm [V] Figura 1: R em função da tensão aplicada no substrato para dois diferentes valores da espessura da camada de óxido enterrado (T = 3 K).

6 5. Influência da temperatura na determinação da resistência série [24, 25] A figura 11 mostra os resultados experimentais da resistência série obtidos com o mesmo conjunto de transistores apresentado na figura 6, porém com temperatura de 77 K. Para = -3 V, uma quantidade excessiva de ruído na curva I x V GF prejudicou a obtenção da R S. Como pode ser observado, os valores da resistência série praticamente dobraram, quando comparados àqueles obtidos na figura 6. Este aumento em R S é devido ao aumento da resistividade do material semicondutor causado pela diminuição da temperatura, principalmente nas regiões de LDD [31, 32]. Também pode ser observado que a influência da sobre-tensão (V GS Vth F ) na R S é maior a 77 K do que a 3 K. baixas, por exemplo 15 K, mesmo com a redução de, existe um valor de a partir do qual não se observa mais aumentos em R S. Uma explicação para isto é que com a redução da temperatura, uma tensão menor de é necessária para se ter uma maior variação das regiões de depleção dentro das regiões de LDD. Estes resultados explicam os valores obtidos de R S na figura 11, ou seja, a 77 K, mesmo para valores pequenos e negativos de, a região de depleção originada na 2 a interface é grande o suficiente para atingir a 1 a interface. R [%] SOI NMOSFET t oxb = 8 nm = V = - 5 V = - 1 V = - 15 V = - 2 V = - 25 V = - 3 V 2 R S [Ω ] SOI NMOSFETs T = 77 K = - 3 V = - 15 V = - 5 V 16,,5 1, 1,5 2, 2,5 3, (V GF - Vth F ) [V] Figura 11: Resistência série de transistores SOI NMOSFETs a 77 K, em função da sobre-tensão (V GF - Vth F ) para diferentes valores de. Um análise de quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de e diferentes temperaturas, foi feita com o auxílio do programa MEDICI. A figura 12 mostra os resultados de R em função de, utilizando-se uma concentração inicial N LDD = 4x1 18 cm -3 e modelos matemáticos, que levam em consideração a ionização incompleta em baixas temperaturas. As características utilizadas na simulação dos dispositivos são as mesmas apresentadas na figura 7. Quando a temperatura diminui, a concentração efetiva de portadores das regiões de LDD é reduzida, fazendo com que haja um aumento da resistência série e uma maior variação das regiões de depleção em função de. A 3 K, a cada aumento (no sentido negativo) de, pode-se observar um aumento progressivo em R S, representado por R, mas para temperaturas mais T [K] Figura 12: Influência da temperatura na determinação da variação da resistência série para diferentes valores de. 6. Análise do comportamento da curva de corrente I em função da tensão Foi demostrado que dependendo do valor de a resistência série pode ter seu valor modificado, devido, principalmente, à variação da componente R LDD. Contudo, foi observado que a resistência série atinge um valor máximo, fato este que ocorre quando é suficientemente negativo. A figura 13 mostra as curvas I, δi /δ, δ 2 I /δv 2 GB e R T em função da tensão, onde R T é a resistência total entre fonte e dreno. A figura 13a mostra o comportamento da curva de corrente I x VGB, com a tensão aplicada ao substrato VGB variando entre 4 e -4 V. Para altos valores positivos de VGB, a 2a interface está invertida dentro do canal e acumulada para as regiões de fonte/dreno e LDD. Nesta situação, a tensão de limiar da 1a interface VthFinv2 é a menor possível, uma vez que em transistores de camada fina, as condições da 2a interface influenciam o comportamento da 1a interface. Para altos valores negativos de, a 2 a interface dentro do canal se torna acumulada e as regiões de LDD tornam-se invertidas. Nesta condição, a tensão de limiar da 1 a interface Vth Facc2 é a maior possível.

7 I [µa/µm] R T [kω µm] δi / δ [AV -1 /µm] δ 2 I / δ 2 [1-6 AV -2 /µm] 3, 25, 2, 15, 1, 5, 16, 14, 12, 1, 8, 6, 4, 2, , 15, 1, 5,, -5, -1,,4,3,2,1, -,1 SOI LDD NMOSFET L m = 1µm V GF = 2, V a) b) c) -13. V () C R T = R CH + R S () B = -1,95 V () A = 1,38 V [V] Figura 13: a) Curva I x para um SOI NMOSFET. b) Resistência total. c) Primeira derivada da curva I em função de. d) Segunda derivada da curva I em função de, onde podese ver os pontos de máximo ( ) A, ( ) B, ( ) C. A curva de I x foi obtida utilizando-se uma tensão V GF fixa, maior que Vth Facc2. Isto garante que a 1 a interface está sempre invertida, possibilitando a passagem permanente da corrente entre fonte e dreno, independente do valor de, uma vez que V é positivo. d) A resistência total R T, figura 13b, é composta pelas resistências do LDD (R LDD ), da fonte/dreno (R D ), de contato (R C ) e do canal (R CH ). Na equação (11), o termo entre parênteses é a resistência série R S e seu valor depende da tensão, principalmente através do termo R LDD. V R T = = R CH + ( 2.R LDD + 2.R D + 2. R C ) (11) I As figuras 13c e 13d mostram a 1 a e a 2 a derivadas da curva I x, respectivamente. Na figura 13d, três pontos de máximo podem ser observados. Para > ( ) A, a 2 a interface está invertida dentro do canal e acumulada nas regiões de LDD. O ponto ( ) A representa a tensão, onde a 2 a interface dentro do canal torna-se invertida. Para ( ) B < < ( ) A, a 2 a interface dentro do canal está depletada, enquanto a 2 a interface, nas regiões de LDD, permanece acumulada. O ponto ( ) B representa a situação, onde a 2 a interface dentro do canal muda da depleção para a acumulação, enquanto a 2 a interface, nas regiões de LDD, está mudando da acumulação para a depleção. Na realidade, as tensões correspondentes a estes dois efeitos não ocorrem no mesmo instante, mas são bem próximas, devido às concentrações utilizadas para o canal e regiões de LDD. Para ( ) C < < ( ) B, a 2 a interface no canal pode ser considerada acumulada, enquanto a 2 a interface nas regiões de LDD pode ser considerada depletada. O ponto ( ) C representa a tensão, onde a 2 a interface, nas regiões de LDD, torna-se invertida. A figura 13b mostra que, entre os pontos ( ) A e ( ) B, a resistência total R T tem uma grande dependência da tensão. Esta variação é decorrente da alteração da resistência do canal R CH, uma vez que o canal está totalmente depletado. A 2 a interface, nas regiões de LDD, permanece acumulada e não influencia a R T. A resistência do canal pode ser estimada pela equação (12), sendo que Vth Finv2 < Vth Fdepl2 < Vth Facc2 e µ Finv2 > µ Fdepl2 > µ Facc2, onde µ F é a mobilidade do canal na 1 a interface para diferentes condições da 2 a interface. Através do exposto, pode-se concluir que a resistência do canal R CH é máxima, quando a 2 a interface está acumulada, isto é, quando é igual a ( ) B. R CH 1+θ = F [ V Vth ( V )] GF 1 µ F GB [ VGF Vth F( VGB )] Wm.C oxf F x L x m (12) Para < ( ) B, a mudança em R CH é desprezível, mas R T é agora influenciada pela R LDD, pois a 2 a interface está depletada nas regiões de LDD. A resistência total é influenciada por até

8 o ponto ( ) C, quando então a 2 a interface, dentro do LDD, torna-se invertida. A influência das regiões de fonte/dreno pode ser considerada desprezível para as concentrações utilizadas, uma vez que as regiões de depleção são pouco afetadas pela tensão negativa de. A verificação dos pontos ( ) A, ( ) B foi feita através da comparação entre os valores obtidos na simulação com os calculados teoricamente. Como a 1 a interface permanece em forte inversão, o valor do potencial de superfície utilizado baseia-se no modelo proposto por Lindner [33], resultando em um SF 2,3. Ff, quando as condições N af = 1x1 17 cm -3 e T = 3 K são utilizadas. A tabela 1 compara os valores obtidos na simulação com os calculados para ( ) A ( SF = 2,3. Ff, SB = 2,. Ff, Q S2 = ) e ( ) B ( SF = 2,3. Ff, SB =, Q S2 = ). Tabela 3.1: Comparação entre os valores ( ) A e ( ) B obtidos na simulação, com os calculados teoricamente. Parâmetro Calculado [V] Simulado [V] ( ) A 1,39 1,38 ( ) B -1,89-1,95 Como observado na tabela 3.1, os valores obtidos nas simulações concordam com os calculados, e a pequena diferença entre eles pode ser reduzida se um passo menor de for utilizado, quando da obtenção da curva I x. O ponto ( ) C representa a condição, onde a 2 a interface, dentro do LDD, torna-se invertida. 7. Conclusões Neste trabalho uma análise do comportamento da resistência série R S em SOI NMOSFET camada fina foi realizada. Os efeitos das polarizações do substrato e da porta V GF, aliado aos efeitos da temperatura, afetaram significativamente a R S, principalmente a componente R LDD. Contudo, foi demostrado que a partir da inversão da 2 a interface, dentro do LDD, a resistência série não sofreu mais influência de. Além disto, quando variou de valores positivos a valores negativos, pontos de máximo na curva δ 2 2 I /δ foram observados, os quais representavam mudanças na condição da 2 a interface. Referências bibliográficas [1] WAN, C.H.; NODA, K.; TANAKA, T.; YOSHIDA, M.; HU, C. A Comparative Study of Advanced MOSFET Concepts. IEEE Transactions on Electron Devices, v. 43, p. 1742, [2] COLINGE, J.P. The Development of CMOS/SIMOX Technology. Microelectronic Engineering, v. 28, p. 423, [3] PELLOIE, J.L. SOI for Low-power Low-voltage Bulk Versus SOI, Microelectronic Engineering, v. 39, p. 155, [4] COLINGE, J.P. Recent Advances in SOI Technology. Technical Digest IEDM, p. 817, [5] SU, L.T.; HU, H.; JACOBS, J.B.; SHERONY, M.J.; WEI, A.; ANTONIADIS, D.A. Tradeoffs of Current Drive vs. Short-channel Effect in Deepsubmicrometer Bulk and SOI MOSFETs. Technical Digest IEDM, p. 649, [6] YOSHIMI, M.; TERAUCHI, M.; MURAKOSHI, A.; TAKAHASHI, M.; MATSUZAWA, K.; SHIGYO, N.; USHIKU, Y. Technology Trends of Silicon-On-Insulator Its Advantages and Problems to be Solved. Technical Digest IEDM, p. 429, [7] DAVIS, G.E. IEEE Trans. Nuclear Science, v. 32, p. 4432, [8] KRULL, W.A.; LEE, J.C. Proceding SOS/SOI technology workshop, p. 69, [9] YOSHIMI M.; HAZAMA, H.; TAKAHASHI, M.; KAMBAYASHI, S.; TANGO, H. Observation of Mobility Enhancement in Ultrathin SOI MOSFETs. Eletronics Letters, v. 24, p. 178, [1] COLINGE, J. P. IEDM, p. 817, [11] NERVE, A. J. A. Digest of Symposium on VSLI Technology, p. 65, [12] YOUNG, K. K.. Short Channel Effect in Fully Depleted SOI MOSFETs. IEEE Trans. El. Devices, v. ED-36, p. 399, [13] CHEN, H. S.; LI, S. S. Comparison of Stastical Variation of Threshold Voltage in Bulk and SOI MOSFETs. Solid State Eletronics, v. 35, n. 9, p. 1233, [14] NG, K.K.; BREWS, J.R. Measuring the effective channel length of MOSFETs. IEEE Circuits and Devices Magazine, v.6, n.6, p.33-38, Nov [15] CHERN, J.G.J. et al. A new method to determine MOSFET channel length. IEEE Electron Device Letter, v.1, n.9, p.17, 198. [16] HU, G.J. et al. Gate-voltage-dependent effective channel length and series resistance of LDD MOSFETs. IEEE Trans. on Electron Devices, v.34, n.12, Dec [17] MCANDREW, C.C.; LAYMAN, P.A. MOSFET effective channel length, threshold voltage and series resistance determination by robust optimization. IEEE Trans. on Electron Devices, v.39, n.1, Oct [18] GUO, J. et al. A new approach to determine the effective channel lengthand the drain-andsource series resistance of miniaturized MOSFET's. IEEE Trans. on Electron Devices, v.41, n.1, Oct [19] ZUO, Z.P. et al. A new method for extracting short-channel length or narrow-channel width MOSFET linear parameters. Canidian Conference on Electrical and Computer Engineering, Montreal, PQ, Canada, Sept. 17-2, 1989.

9 [2] SCHREUTELKAMP, R.J.; DEFERM, L. Simultaneous extraction of the Leff and Rseries for submicron CMOS transistors. Solid State Electron, (no prelo). [21] NICOLETT, A.S. Estudo da Resistência Série e do Comprimento Efetivo de Canal em Transistores MOS Convencionais e SOI MOS. Dissertação de mestrado apresentada à Escola Politécnica da USP, Dezembro, [22] TSUCHIYA, T. et al. Trapped-electron and generated interface-trap effeccts in hot-electroninduced MOSFET degradation. IEEE Trans. on Electron Devices, v. ED-34, n. 11, p , Nov [23] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Analysis of the back gate voltage on the LDD SOI nmosfet series resistance. Proceedings of the International Conference on Microelectronics and Packaging, ICMP99, p , Aug [24] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Back gate voltage influence on the LDD SOI nmosfet series resistance extraction from 15 to 3K. in P.L.F. Hememment (ed), Pespectives, Sciences and technologies for Novel Silicon on Insulator Devices (NATO), p , Out [25] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Back gate voltage and buriedoxide thickness influences on the series resistance of fully depleted SOI MOSFETs at 77 K. III European Workshop on Low Temperature Electronics, San Miniato, Itália, p. Pr3-25, Jun [26] TAN, C.B. et al. An improved drain-currentconductance method with substrate back-biasing. IEEE Trans. on Electron Devices, v. 46, n. 2, p , Fev [27] VANDAMME, E. et al. Threshold voltage, effective channel length and series resistance extraction methods for n-channel and accumulationmode p-channel SOI devices. Report ERASMUS program at IMEC, Leuven-Belgium, [28] TSUI, B.; CHEN, M. Series resistance of self-aligned silicided source/drain structure. IEEE Electron Devices, v.4, n.1, p , Jan [29] TMA MEDICI, version 4., [3] REICHERT, G. et al. Mobility modeling of SOI MOSFETs in the high temperature range. Solid-State Electronics, v. 39, p , [31] BALESTRA, F. et al. Performances and physical mechanisms in sub-.1µm gate length LDD MOSFETs at low temperature. Proccedings of the First European Workshop on Low Temperature Electronis, p.c6-13, July [32] GUTIÉRREZ, E. A. et al. Series resistance effects in submicron MOS transistors operated from 3 K down to 4.2 K. Proccedings of the First European Workshop on Low Temperature Electronis, p.c6-31, July [33] LINDNER, L.: Bell Syst. Tech. J., v. 41, p. 83, 1962.