ELE0317 Eletrônica Digital II

Documentos relacionados
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais

Transistor Bipolar de Junção TBJ Cap. 4 Sedra/Smith

Realimentação negativa em ampliadores

SÉRIE DE PROBLEMAS: CIRCUITOS DE ARITMÉTICA BINÁRIA. CIRCUITOS ITERATIVOS.

Transistores Bipolares de Junção Parte I Transistores Bipolares de Junção (TBJs) Parte I

Modelagem do Transistor Bipolar

Roteiro-Relatório da Experiência N o 4 CARACTERÍSTICAS DO TRANSISTOR BIPOLAR

Aula Características dos sistemas de medição

13. Oscilações Eletromagnéticas (baseado no Halliday, 4 a edição)

Circuitos Eletrônicos Analógicos:

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

Lógica: Combinacional x Sequencial

Capítulo 12 Controle e acionamento

3. CIRCUITOS COM AMPOP S UTILIZADOS NOS SAPS

ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa

Teoria Elementar da Probabilidade

Índice. Exemplo de minimização de estados mais complexo. estados

4 Critérios para Avaliação dos Cenários

Eletrotécnica AULA Nº 1 Introdução

Electromagnetismo e Óptica

REVISÃO DE AMPLIFICADORES OPERACIONAIS

Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.

UNIDADE IV DELINEAMENTO INTEIRAMENTE CASUALIZADO (DIC)

Biestáveis R S, J K e D

FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 4

Notas Processos estocásticos. Nestor Caticha 23 de abril de 2012

3 Elementos de modelagem para o problema de controle de potência

Cap 6: 4,5,8,9,10,11,12,15,16,21 fazer diagramas, usar análise por cálculo do tempo de resposta

Flip-flops e Dispositivos Correlatos (parte 1) Sistemas de Informação CPCX UFMS Slides: Fernando Maia da Mota

Estatística II Antonio Roque Aula 18. Regressão Linear

FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 2

Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Filtros são dispositivos seletivos em freqüência usados para limitar o espectro de um sinal a um determinado intervalo de freqüências.

Psicologia Conexionista Antonio Roque Aula 8 Modelos Conexionistas com tempo contínuo

AULA 2 Implementação de Flip-Flops dos tipos JK e RS Livro Texto pág. 113 a 117 e 124 e 146 a 148 e 150 a 152.

Aula 7: Circuitos. Curso de Física Geral III F-328 1º semestre, 2014

FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 3

Cap. 6 - Energia Potencial e Conservação da Energia Mecânica

LABORATÓRIO DE ELETRÔNICA DIGITAL Experiência 7: Análise de Circuitos Biestáveis

4 Discretização e Linearização

Análise de faltas balanceadas e não-balanceadas utilizando Z bar. 1. Análise de falta balanceada usando a matriz de impedância de barra (Z bar )

FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 1

MÉTODOS DE ANÁLISE DE CIRCUITOS RESISTIVOS ANÁLISE NODAL

Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops

3 Metodologia de Avaliação da Relação entre o Custo Operacional e o Preço do Óleo

7 - Distribuição de Freqüências

Variação ao acaso. É toda variação devida a fatores não controláveis, denominadas erro.

Introdução às Medidas em Física a Aula

Faculdade de Engenharia Optimização. Prof. Doutor Engº Jorge Nhambiu

/augustofisicamelo. Menu. 01 Gerador elétrico (Introdução) 12 Associação de geradores em série

CONTROLADORES FUZZY. Um sistema de controle típico é representado pelo diagrama de blocos abaixo:

RISCO. Investimento inicial $ $ Taxa de retorno anual Pessimista 13% 7% Mais provável 15% 15% Otimista 17% 23% Faixa 4% 16%

Alocação sequencial - filas

Notas de Aula TE050 - ELETRÔNICA DIGITAL I. Parte 2 Circuitos Digitais

CARGA E DESCARGA DE UM CAPACITOR

Capítulo VII Elementos de Memória

IMPLEMENTAÇÃO DO MÉTODO DE FATORAÇÃO DE INTEIROS CRIVO QUADRÁTICO

CIRCUITOS SEQUENCIAIS. Adão de Melo Neto

2 Agregação Dinâmica de Modelos de Turbinas e Reguladores de Velocidade: Teoria

Cálculo Numérico BCC760 Interpolação Polinomial

2 Principio do Trabalho Virtual (PTV)

Redes de Petri. Definições:

Aula 12. Flip-Flop Parte 1. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

CURSO de ESTATÍSTICA Gabarito

As leis de Kirchhoff. Capítulo

Eletrônica Digital I TE050. Circuitos Seqüenciais

Representação e Descrição de Regiões

Física 10 Questões [Difícil]

Medidas de Tendência Central. Prof.: Ademilson Teixeira

Modelação, Identificação e Controlo Digital

Capítulo 2. APROXIMAÇÕES NUMÉRICAS 1D EM MALHAS UNIFORMES

Laboratório de Mecânica Aplicada I Determinação de Centros de Gravidade

ANÁLISE DE ESTRUTURAS I INTRODUÇÃO AO MÉTODO DE CROSS

INTRODUÇÃO SISTEMAS. O que é sistema? O que é um sistema de controle? O aspecto importante de um sistema é a relação entre as entradas e a saída

Implemente uma solução para o problema da barreira usando mutexes e variáveis condição da biblioteca das pthreads. A solução consiste de 2 rotinas:

CONTADORES DIGITAIS (Unidade 6)

ARQUITECTURA DE COMPUTADORES

INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA. Flip - Flops

CEL033 Circuitos Lineares I

Covariância na Propagação de Erros

Prof. Lorí Viali, Dr.

Professor: Murillo Nascente Disciplina: Física Plantão

3 Algoritmos propostos

Variáveis Aleatórias

SC de Física I Nota Q Nota Q2 Nota Q3 NOME: DRE Teste 1

UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL

Algarismos Significativos Propagação de Erros ou Desvios

Associação entre duas variáveis quantitativas

2 Lógica Fuzzy Introdução

Variáveis indexadas, somatórios e produtórios

8 - Medidas Descritivas

14. Correntes Alternadas (baseado no Halliday, 4 a edição)

Arquitetura de Computadores

CURSO DE ELETRÔNICA DIGITAL OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS

CIRCUITOS SEQUENCIAIS (Unidade 5)

Eventos coletivamente exaustivos: A união dos eventos é o espaço amostral.

Capítulo 5 - Flip-Flops e Dispositivos Correlatos

Estudo de Curto-Circuito

Transcrição:

2. ELEMENTOS DE MEMÓRIA 2.1. A Lnha de Retardo A lnha de retardo é o elemento mas smples de memóra. Sua capacdade de armazenamento é devda ao fato de que o snal leva um certo tempo fnto e não nulo para se propagar através dela. Este elemento de memóra pode ser representado pela soma dos retardos (τ) de cada uma das portas lógcas quando lgadas seralmente. Ex.: Ao lgar N nversores seralmente (com N par, tem-se t=n τ) N Matematcamente, a característca do elemento retardo é descrta pela equação: y t+ t = Y() t ( ) Assm, a saída em t + t é gual a entrada em t. Se for feto t = K t, onde K é um ntero e t o retardo do dspostvo, então: y ( K t + t) = Y ( t) K +1 y K + 1 t = Y K t y = Y K [( ) ] ( ) 2.2. O Elemento Bestável O Bestável é o mas smples crcuto seqüencal do tpo realmentado (Modo Fundamental). Ele consste de um par de nversores formando uma malha de realmentação. Este crcuto é conhecdo como um Bestável, pos ele possu apenas dos estados estáves: Págna 5

Se Q é ALTO, então o nversor nferor tem uma entrada ALTA (V IN2 é ALTA) saída BAIXA (V OUT2 BAIXA). Como V IN1 = V OUT2 e é BAIXA, V OUT1 para ALTO. Isto é o que fo assumdo!! Logo Q = V OUT1 é ALTO! Se Q é BAIXO V IN2 = V OUT1 = Q é BAIXO, logo V OUT2 é ALTO. Como V IN1 = V OUT2 e é ALTO força V OUT1 = Q para BAIXO, o que fo assumdo!!. Para descrever os estados do crcuto, pode-se afrmar que há dos estados estáves possíves: Estado A Q = 1 Estado B Q = 0 ou vce-versa. Inconvenente: NÃO EXISTE NENHUMA ENTRADA! mpossível de controlar os estados. 2.3. LATCHES e FLIP-FLOPS Tanto o termo LATCH como o termo FLIP-FLOP vem do seu funconamento como bestável. Na gíra amercana assoca-se: LATCH a: trava, trnco ou fechadura. FLIP-FLOP: flp a uma transção da saída do nível 0 para o nível 1 flop a uma transção da saída do nível 1 para o nível 0 LATCHES e FLIP-FLOPS são os blocos báscos usados na maora dos crcutos seqüencas, quer eles sejam síncronos ou assíncronos. No ambente de projetos com aplcações específcas com crcutos ntegrados (ASIC), LATCHES e FLIP-FLOPS são tpcamente predefndos pelos fabrcantes. Estuda-se estes dspostvos lógcos por duas razões: Para melhor entender o funconamento do elemento já encapsulado, como é requerdo ocasonalmente na prátca de projetos dgtas. Para possbltar a aqusção e melhorar a capacdade de escolher corretamente entre um LATCH ou um FLIP-FLOP, tendo em vsta a mplementação de um determnado projeto dgtal. Do ponto de vsta teórco, cada LATCH é tpcamente desgnado como sendo um crcuto seqüencal realmentado. Na sua mplementação utlza-se apenas de portas lógcas ndvduas e malha de realmentação. Todo projetsta de Sstemas Dgtas usa o nome: LATCH (assíncrono) para um crcuto seqüencal que sente todas as suas entradas contnuamente e faz trocar suas saídas em algum nstante sem depender de um snal de relógo. FLIP-FLOP (síncrono) para um dspostvo seqüencal que normalmente retém suas entradas e troca suas saídas em tempo determnado, comandado pelo snal de relógo. Págna 6

2.3.1. O LATCH S-R É um dspostvo de memóra concebdo com portas NOR que realza a função de SET-RESET ou SET-CLEAR. Tabela de Função S R Q* Q\* FUNÇÃO 0 0 Q Q\ mantém 0 1 0 1 "reset" 1 0 1 0 "set" 1 1 0 0 probdo Se S e R estão ambos em 0 (BAIXO), o crcuto se comporta como um elemento Bestável. Se S e R estão ambos em 1 (ALTO), as duas saídas Q e Q\ estão em 0, pos esta é uma condção probda de entrada e, por consegunte, gerando uma stuação nstável (anormal) no comportamento do crcuto. Símbolos: 2.3.2. O LATCH S\-R\ ( S - R _) Um LATCH S\-R\, com entradas Set e Reset atvas em 0, é realzado com portas NAND. Págna 7

Na famíla lógca TTL, os LATCHES S\-R\ são mas usados comercalmente do que os LATCHES S-R, sto porque as portas NAND são mas preferdas do que as portas NOR. Tabela de Função S\ R\ Q Q\* FUNÇÃO 0 0 1 1 probdo 0 1 1 0 "set" 1 0 0 1 "reset" 1 1 Q Q\ mantém Se S\ e R\ estão ambos em 1 (ALTO), o crcuto se comporta como um elemento Bestável; Se S\ e R\ estão ambos em 0 (BAIXO), as duas saídas Q e Q\ estão em 1, pos esta é uma condção probda de entrada e, por consegunte, gerando uma stuação nstável (anormal) no comportamento do crcuto; Como podemos ver na tabela de função, a operação do LATCH S\-R\ é smlar àquela do LATCH S-R, com duas dferenças báscas: S\ e R\ são atvos em BAIXO e mantêm o estado com R\ = S\ = 1. S\ e R\ quando estão atvos smultaneamente, ambas as saídas vão para 1, e não para 0, como no LATCH S-R. Símbolo: 2.3.3. O LATCH S-R com Enable (habltação) Fo vsto anterormente que um LATCH S-R ou um S\-R\, sem entrada de habltação, é sensível apenas às suas entradas S e R em todo tempo. Págna 8

Um LATCH S-R com Controle de Habltação ( Enable ) é um LATCH S-R modfcado, de tal manera que é sensível às suas entradas S e R, somente quando uma entrada C lhes hablta. O crcuto abaxo é o de um LATCH S-R com Enable usando apenas portas NAND: Símbolo: Tabela de Função S R C Q* Q\* FUNÇÃO 0 0 1 Q Q\ mantém 0 1 1 0 1 "reset" 1 0 1 1 0 "set" 1 1 1 1 1 probdo X X 0 Q Q\ desabltado 2.3.4. O LATCH D Os LATCHES S-R são bastante usados em aplcações de controle e de comuncação, onde as entradas SET (S) e RESET (R) são ndependentemente utlzadas. Quando se deseja smplesmente armazenar bts de nformação (cada bt de nformação estando representado por uma lnha ndvdual), a melhor solução sera usar o LATCH D. Págna 9

O dagrama lógco é obtdo de um LATCH S-R com Enable e um nversor adconal para, a partr das entradas S e R, gerar a únca entrada D (dados). O crcuto do LATCH D com Enable usando apenas portas NAND: Símbolo: Tabela de Função C D Q* Q\* FUNÇÃO 0 X Q Q\ mantém 1 0 0 1 segue 1 1 1 0 segue Dagrama de Tempo: Quando C é alto Q segue D (LATCH aberto ou transparente ); Quando C é baxo Q retém o últmo valor (LATCH fechado ); O LATCH D elmna o problema para S=R=1 do LATCH S-R; O problema de estado ndefndo (estável) permanece. 2.3.5. O FLIP-FLOP D Os crcutos FLIP-FLOPS foram descobertos pelos franceses H. Abraham e E. Bloch e pelos norte-amercanos W. H. Eccles e F. W. Jordan, trabalhando soladamente por volta de 1919. O FLIP-FLOP D é o resultado do cascateamento de dos LATCHES D, onde suas entradas ENABLE são complementares. Págna 10

A saída Q1 do LATCH1 é gual à sua entrada D1, enquanto o snal CLOCK permanecer em 1. Durante este tempo, a saída Q2 do LATCH2 permanece nalterada (travada), sto porque ENABLE2 (C2) está em 0. Quando ocorre a transção negatva do CLOCK, ou seja, no momento em que a lnha do CLOCK va a 0 ( ou ), a saída do LATCH2 copa o conteúdo (nível em Q1) do LATCH1 que passa medatamente à stuação de travado. Enquanto o CLOCK permanecer em 0, o LATCH1 fca travado, mpossbltando-o de armazenar em Q1 o snal D1. Tabela de Função: Símbolo: Clock D Q* 1 1 0 0 1 X Q 0 X Q Dagrama de Tempo: Págna 11

No FLIP-FLOP D, o nteresse está no que ocorre no entorno da transção negatva ( ou ). Sempre que ocorre uma transção negatva é feta uma atualzação na saída. O FLIP-FLOP D é mas seletvo no tempo do que o LATCH D. Aconado na transção do snal CLOCK, dz-se que é um FLIP-FLOP D Edge/Trggered (Edge = borda; Trggered = dsparo). Exemplos comercas de FLIP-FLOPs D são os ntegrados 7474 e 74*74. 2.3.6. O FLIP-FLOP JK Este crcuto é o que mas se destaca dentre os város tpos de LATCHES e FLIP-FLOPS. Possu duas entradas, J e K, uma lnha de clock e as saídas Q e Q\. A tabela é smlar àquela do LATCH SR, com uma dferença: quando J=K=1, a saída troca de estado após a transção do clock. Tabela de Função Símbolo: Entrada Entrada Saída J K Q* 0 0 Q 0 1 0 1 0 1 1 1 Q\ Um crcuto do tpo FLIP-FLOP JK Edge/Trggered é obtdo de um FLIP-FLOP D adconando um crcuto combnaconal à sua entrada: Págna 12

2.3.7. O FLIP-FLOP JK e sua Versatldade Uma sére de dspostvos eletrôncos semcondutores bestáves (dos estados estáves) são usados como elemento de memóra nos modelos de máqunas seqüencas. Tpos de FLIP-FLOPS mas usados: Flp Flop D ( delay) FF D Flp Flop T ( trgger) FF T Flp Flop SR( set reset) FF SR SC( set clear) FF SC Flp Flop JK FF JK VERSATILIDADE DO FLIP-FLOP JK Págna 13

2.4. Outros Dspostvos de Memóra Mutos outros tpos de armazenar nformação são usados como memóra em uma máquna seqüencal, entre eles podemos ctar: Centro (anés) magnétcos; Capactores; Flmes magnétcos; Relés eletrôncos, etc.. Págna 14