Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

Transcrição

1 Eletrônica Digital Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

2 Flip-Flops Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

3 Circuitos Seqüenciais A saída de um circuito seqüencial depende da sua entrada e do seu estado interno Entrada Circuito Seqüencial Saída Estado Interno

4 Circuitos Seqüenciais Pode-se considerar que eles possuem um bloco combinacional e elementos de memória Circuito Seqüencial Bloco Combinacional Entradas Elementos de memória Saídas

5 Flip-Flop (FF) O flip-flop (FF) é o elemento de memória mais usado O FF é chamado também de multivibrador biestável O latch é um dispositivo similar ao FF

6 Latch RS com Portas NOR S=1 e R=0 SET RESET Q Q S R Q Q???? 1 0??

7 Latch RS com Portas NOR S=0 e R=1 SET RESET Q Q S R Q Q?? ??

8 Latch RS com Portas NOR S=0 e R=0 SET RESET Q Q S R Q Q?? ??

9 Latch RS com Portas NOR S=0 e R=0 SET RESET Q Q S R Q Q MANTEM ??

10 Latch RS com Portas NOR S=1 e R=1 SET RESET Q Q S R Q Q MANTEM Inválido

11 Latch RS com portas NOR

12 Latch RS com portas NOR

13 Latch RS com Portas NE Repita a análise para o circuito abaixo SET & Q RESET & Q

14 Latch RS com Portas NE Se S=1 e R=1 então o FF mantem o estado anterior

15 Latch RS com Portas NE Se R=1 e S vai a 0 então Q vai para (ou fica em) 1 e Q vai para (ou fica em) 0

16 Latch RS com Portas NE Se S=1 e R vai a 0 então Q vai para (ou fica em) 0 e Q vai para (ou fica em) 1

17 Latch RS com Portas NE Se S=R=0 Q vai para (ou fica em) 1 e Q vai para (ou fica em) 1, o que caracteriza um estado inválido de saída S R Q Q MANTEM Inválido

18 Latch RS com Portas NE Esta é uma outra representação da latch RS. A vantagem dessa representação é mostrar que o SET e o RESET são ativos em 0

19 Exercício Dado o circuito e as formas de onda de entrada, desenhe a forma de onda na saída Q SET RESET Q

20 Aplicação Circuito antibounce ou antitrepidação

21 Latch RS com Enable SET & 0 1 Q ENABLE 0 MANTEM RESET & 0 1 Q Se ENABLE=0 mantém estado anterior Se ENABLE=1 funciona como RS

22 Latch D ou Transparente D & S 1 Q ENABLE 1 & R 1 Q Se ENABLE=0 mantém estado anterior Se ENABLE=1 então Q=D

23 Latch D ou Transparente

24 Assíncrono X Síncrono Podemos dizer que os circuitos vistos até agora são assíncronos Eles são assíncronos porque são sensíveis ao nível do sinal de enable e das outras entradas Eles são mais difíceis de projetar De agora em diante veremos circuitos síncronos Eles são síncronos pois sua operação é comandada por uma borda do sinal de clock

25 Sinal de Clock Em circuitos síncronos, o clock dá a batida para seu funcionamento O sinal de clock é uma onda quadrada ou retangular O circuito muda suas saídas na borda de subida ou na de decida e, em alguns casos, em ambas. Circuitos síncronos são mais fáceis de projetar

26 Sinal de Clock

27 FF x Latches Latches são sensíveis ao nível de suas entradas FF são sensíveis a borda, suas entradas afetam suas saídas somente em uma das bordas do clock

28 FF RS Circuito interno SET & 1 Q CLOCK Detector de Borda RESET & 1 Q Circuito simplificado

29 FF RS

30 FF RS

31 FF RS

32 Detector de Borda Isso só é possível porque as portas apresentam um atraso!!

33 FF JK O FF JK resolve um problema do latch RS. Ele não possui um estado inválido, ao invés disso, ele possui um estado que inverte as saídas atuais

34 FF JK

35 FF JK

36 FF JK em modo Toggle Observando a TV do FF JK constatamos que se J=K=1, então a saída se inverte a cada clock Esse modo de operação pode ser chamado de toggle

37 FF JK em modo Toggle 1 CLK 1 Q CLK Q

38 FF D

39 FF D

40 FF D a partir de um FF JK

41 Entradas Assíncronas Entradas como J, K e D são chamadas síncronas pois dependem do clock para afetar a saída Entradas assíncronas podem afetar as saídas de um FF independentemente do clock Ex: CLEAR (RESET), PRESET (SET)

42 FF JK com Preset e Clear PRESET CLEAR CLK J K Q Q J CLK K PRESET CLEAR 1J 1K S R C1 Q Q 0 1 X X X 1 0 X X X 0 0 X X X ?? MANTEM TOGGLE

43 FF JK com Preset e Clear

44 Temporização em FF Tempos de setup e de hold Atraso de propagação Freqüência máxima de clock Largura de pulso Clock Clear e Preset Tempo de subida e de descida do clock

45 Tempos de Setup e Hold O sinal de dado deve estar presente na entrada t S antes da transição do clock O sinal de dado deve estar presente na entrada t H depois da transição do clock

46 Atraso na Propagação t PLH é o tempo de transição de baixo para alto t PHL é o tempo de transição de baixo para alto

47 Tempos de Subida e Descida t r é o tempo de subida (rise) t f é o tempo de descida (fall)

48 74XXX74 D CLK PRESET CLEAR 1D S R C1 Q Q PRESET CLEAR CLK D Q Q 0 1 X X 1 0 X X 0 0 X X ?? X FF D borda de subida, Preset e Clear assíncronos sensíveis ao nível 0

49 74xxx112 PRESET CLEAR CLK J K Q Q J CLK K PRESET CLEAR 1J 1K S R C1 Q Q 0 1 X X X 1 0 X X X 0 0 X X X ?? MANTEM TOGGLE 2X FF JK borda de descida, Preset e Clear assíncronos sensíveis ao nível 0

50 Exercícios Considere o FF RS com portas NE e as formas de onda x e y. a) Aplique x em SET e y em RESET e desenhe a forma de onda na saída. Suponha que Q=0 no início b) Repita a)as fazendo SET=y e RESET=x

51 Exercícios Dado o circuito e as formas de onda ao lado, desenhe a forma de onda de saída (Q). Suponha que no início Q=0

52 Exercícios Dado o circuito e as formas de onda ao lado, desenhe a forma de onda de saída (Q). Suponha que no início Q=0

53 Exercícios Dado o circuito e as formas de onda ao lado, desenhe a forma de onda de saída (Q). Suponha que no início Q=0

54 Exercícios Repita o exercício anterior, mas agora considerando um FF JK sensível à borda de subida. Suponha que no início Q=0

55 Exercícios Para o circuito abaixo, desenha a forma de onda na saída Q. Determine também como está operando esse circuito.suponha que no início Q=0

56 Exercícios Aplique as formas de onda abaixo nas entradas de um latch D e desenhe a forma de onda de saída. Repita para o FF D e compare os resultados.

57 Exercícios Dados as formas de onda e o circuito abaixo, desenhe a forma de onda de saída. Suponha que no início Q=0.

58 Exercícios Repita o exercício anterior, mas agora considere que o FF JK é sensível à borda de subida. Repita o exercício anterior, mas agora considere que ao invés de um FF JK, você tem um FF D sensível à borda de subida, com D=1 Repita o exercício anterior, mas agora considere que ao invés de um FF JK, você tem um FF D sensível à borda de descida, D=0 e Q inicial é 1

59 Exercícios Dado o circuito e as formas de onda abaixo, desenhe as formas de onda solicitadas. Suponha que S1=R1=Q=0 no início. (Vahid, 2008)

60 Exercícios Dado o circuito e as formas de onda abaixo, desenhe as formas de onda solicitadas. Suponha que S1=R1=Q=0 no início. (Vahid, 2008)

61 Exercícios Dado o circuito e as formas de onda abaixo, desenhe as formas de onda solicitadas. Suponha que S1=R1=Q=0 no início. (Vahid, 2008)

62 Exercícios Dado o circuito e as formas de onda abaixo, desenhe as formas de onda solicitadas. Suponha que Q=0 no início. (Vahid, 2008)

63 Exercícios Dado o circuito e as formas de onda abaixo, desenhe as formas de onda solicitadas. Suponha que Q=0 no início. (Vahid, 2008)

64 Exercícios Dadas as formas de onda abaixo, desenhe e compare as formas de onda de saída para um latch D e para um FF D. Suponha que Q=0 no início para ambos. (Vahid, 2008)

65 Exercícios Dadas as formas de onda abaixo, desenhe e compare as formas de onda de saída para um latch D e para um FF D. Suponha que Q=0 no início para ambos. (Vahid, 2008)