ELETRÔNICA DIGITAL II

Transcrição

1 ELETRÔNICA DIGITAL II Parte 2 Latch, Flip-Flop e Contadores Prof.: Michael

2 Latch e Flip-Flop DESAFIO : Projetar um contador de até 99 para contar o número de veículos que entram em um estacionamento; 2

3 Latch e Flip-Flop DESAFIO2:Projetarumcontadorde até 999para contar as peças em uma esteira na linha de produção que acione um alarme quando chegar em um valor pré-determinado; 3

4 Latch e Flip-Flop Para facilitar a análise inicial será considerado que as portas lógicas são ideais, ou seja, não tem atrasos na resposta; Relembrando: FUNÇÃO NAND(NÃO E): SÍMBOLO Expressão L = A. B Se uma das entradas for a saída será 4

5 Latch RS O circuito abaixo é conhecido como Latch RS (Trava), cujo funcionamento será estudado em detalhes a seguir. Sn Rn Para se considerar que o circuito está funcionando corretamente ele deverá atender algumas considerações: Ele não poderá se tornar instável(oscilar indefinidamente); As saídas deverão sempre ter lógica invertida. 5

6 Latch RS Como temos a realimentação das saídas e nas portas de entrada a resposta não depende simplesmente do sinal de entrada, mas também do nível lógico da saída; Assim, será feito uma análise considerando a variação do nível lógico na entrada, como sempre é feito, mas adicionalmente iremos supor as diferentes possibilidades na saída, obtendo assim uma tabela verdade expandida, para então analisarmos o resultado; Na saída utilizaremos a denominação de i (inicial) para o valor atribuído inicialmente para a saída, e f (final) para o valor final encontrado para a saída. 6

7 Latch RS A seguir temos a tabela verdade expandida com o circuito ao lado. Sn Rn i f Sn Rn i f Na sequência faremos a análise de cada linha da tabela verdade. 7

8 Latch RS Linha, Sn=, Rn= e i= ; Sn i f Rn 8

9 Latch RS Linha 2, Sn=, Rn= e i= ; Sn i f Rn 9

10 Latch RS Linha 3, Sn=, Rn= e i= ; Sn i f Rn

11 Latch RS Linha 4, Sn=, Rn= e i= ; Sn i f Rn

12 Latch RS Linha 5, Sn=, Rn= e i= ; Sn i f -> Rn 2

13 Latch RS Linha 6, Sn=, Rn= e i= ; Sn i f Rn 3

14 Latch RS Linha 7, Sn=, Rn= e i= ; Sn i f Rn X 4

15 Latch RS Linha 8, Sn=, Rn= e i= ; Sn i f Rn X 5

16 Latch RS Com isso a tabela verdade expandida tem os valores completados abaixo, com a tabela simplificada ao lado. Sn Rn i f X X NÃO MUDA EVITAR Sn Rn Não muda X -Evitar Na sequência faremos a análise de cada linha da tabela verdade. 6

17 Latch RS Do circuito Latch RS chegamos a tabela verdade do circuito. Sn Rn Sn Rn Não muda X -Evitar 7

18 Latch RS com ENABLE Acrescentaremos uma entrada de Habilitação, conhecida como ENABLE. Podemos observar no circuito abaixo que foram incluídas mais duas portas NAND, e nomearemos agora as duas entradas de S e R, para não confundir com as outras do circuito LATCH RS, a Sn e Rn, que também estão representadas no circuito abaixo; S ENABLE R Sn Rn 8

19 Latch RS com ENABLE uando a entrada ENABLE tiver nível lógico fará com que as duas portas NAND da entrada tenham a saída com nível lógico, resultando que nas entradas Sn e Rn teremos o nível lógico aplicando, não mudando a saída. S Sn Não Muda ENABLE R Rn Assim, para mantermos habilitado o circuito a entrada ENABLE deverá estar com nível lógico. 9

20 Latch RS com ENABLE Considerando que na entrada ENABLE será aplicado o nível lógico poderemos estudar o comportamento do circuito com as variações nas outras entradas conforme a tabela verdade ao lado. S ENABLE R Sn Rn S R 2

21 Latch RS com ENABLE Linha : S =, R =. S Sn Não Muda ENABLE R Rn 2

22 Latch RS com ENABLE Linha 2: S =, R =. S Sn ENABLE R Rn 22

23 Latch RS com ENABLE Linha 3: S =, R =. S Sn ENABLE R Rn 23

24 Latch RS com ENABLE Linha 4: S =, R =. S ENABLE R Sn Rn Evitar 24

25 Latch RS com ENABLE Com isso podemos completar a tabela verdade abaixo. S ENABLE Sn S R Não Muda R Rn X -Evitar OBS: se o circuito estiver habilitado 25

26 Circuito Detector de Transição Cada porta tem um certo valor de atraso. No circuito com portas inversoras abaixo podemos observar o atraso entre a resposta da saída após a mudança de nível lógico na entrada. 26

27 Circuito Detector de Transição Para o circuito abaixo se considerarmos este atraso teremos: Na saída teremos um pulso por um curto intervalo de tempo toda vez que L passar do nível lógico para o nível lógico. 27

28 Latch RS Podemos ter tanto a transição na subida ou descida do pulso 28

29 Latch D Garante-se que as entradas sempre são complementares (evitar estado de oscilação na saída) S R Não Muda X -Evitar Elimina-se Elimina-se OBS: se o circuito estiver habilitado 29

30 Flip-Flop D 3

31 Flip-Flop D Clock D Ø Ø X Não Muda X Não Muda = Transição Negativa = Transição Positiva O flip-flop D ( data" ou dado, pois armazena o bit de entrada) possui uma entrada, que é ligada diretamente à saída quando o clock é mudado = CÓPIA/ARMAZENAMENTO 3

32 Flip-Flop JK Na figura abaixo temos o FLIP-FLOP JK 32

33 Flip-Flop JK Abaixo temos o esquema do FLIP-FLOP JK com a tabela verdade. 33

34 Flip-Flop JK Se aplicarmos um sinal de CLOCK na entrada, e colocarmos as entradas J e K em nível lógico, teremos as curvas abaixo: A cada descida do pulso do CLOCK de entrada a saída muda de nível lógico 34

35 Flip-Flop JK Se ligarmos 4 FLIP-FLOP JK conforme o esquema abaixo teremos um contador: A cada descida do CLOCk incrementa o contador 35

36 Flip-Flop JK FLIP-FLOP JK 7476 ( Dual JK) Tabela Verdade Símbolo Pinagem PRE = SET CLR = RESET CLK = CP 36

37 Flip-Flop JK Na figura abaixo temos o FLIP-FLOP JK 7476 como contador 37

38 Flip-Flop JK Exercício: Considere o circuito abaixo, onde =2= e =3=, complete as curvas de cada saída abaixo: 38

39 CONTADOR ATÉ 9 COM Para obtermos um contador até 9 deveremos Resetar o contador no º pulso. Para isso utilizaremos uma porta NAND. As etapas são as seguintes: Flip-Flop JK. Someaonúmerodesejado.Ex.9+=; 2. Convertaonúmeroobtidoembinário. = 2 ; 3. Ligue os bits que tiverem em nível lógico na entrada da portanand.ex.nocasoo2º eo4ºbit; 4. Desconecte a chave do Reset (R) e ligue a saída da porta NAND no lugar da chave, nas entradas R. O esquema final ficarácomonafiguradoslideaseguir. 39

40 Flip-Flop JK CONTADOR ATÉ 9 COM Conta normalmente até 9. uando chegar o º pulso nas entradas da porta NAND teremos nível lógico, levando a saída ao nível lógico e com isso a entrada do reset é ativada, zerando o contador. 4