Flip-Flops. Introdução Tipos Circuitos Integrados. Flip-Flops

Transcrição

1 Introdução Tipos Circuitos Integrados

2 Introdução - Um Flip-flop é uma célula de memória, accionada por um dos flancos do relógio. - Em geral, os flip-flops aparecem com duas entradas independentes do sinal de relógio, chamadas assíncronas ou forçadas: - para se poder limpar a saída Q que toma um valor aleatório, quando a célula é activada, existe uma entrada Clear e - para colocar a saída a 1, existe uma entrada Preset. As saídas só são alteradas quando o Clock muda de estado (disparo por flanco ou edge-triggered). - Ao contrário dos latches, as entradas podem mudar ao longo do tempo, mesmo em simultâneo, sem que as saídas mudem: elas só podem mudar no flanco de disparo. - O flanco de disparo pode ser ascendente (quando o Clock passa de 0 a 1, ou descendente (de 1 a 0)

3 Flip-Flop D Edge-Triggered Constituído por 2 latches de entrada e um de saída, de acordo com a figura. As saídas só podem mudar nos flancos positivos do relógio e, neste caso, Q fica igual a D, mantendo este estado até, pelo menos, ao próximo flanco ascendente: D significa Data: um flip-flop D permite armazenar o dado de 1 bit.

4 Exemplo de Aplicação Para armazenar vários bits, pode ser utilizado um Registo (conjunto de flip-flops em número igual ao de bits a armazenar). O número 1101 presente nas entradas quando se dá o flanco activo do clock fica no Registo, até novo flanco, mesmo depois de as entradas mudarem:

5 Circuito Integrado 7474 O circuito integrado 7474 tem 2 flip-flops D Edge Triggered:

6 Flip-Flop D Master-Slave Constituído por dois latches D, ligados da seguinte forma: Com o Clock a 1, o primeiro latch (mestre) é activado, ficando a sua saída, Q 1, com o valor de D, enquanto o segundo mantém o seu estado; Com o Clock a 0, o primeiro mantém-se e o segundo (escravo) é activado, ficando com Q 2 = Q 1. Note-se que a saída muda nos flancos descendentes do relógio, copiando o valor que a entrada tem, nas zonas assinaladas.

7 Flip-Flop JK Master Slave Constituído por 2 latches SR, em cascata e por um circuito combinatório à entrada. Devido às portas AND, o estado da entrada J só chega a S 1, quando Q = Q 2 = 0 e K só chega a R 1 quando Q = 1; Por outro lado, os sinais de entrada só afectam as saídas do primeiro SR (Master), durante o nível 1 do sinal de relógio; Durante o nível 0 seguinte, a segunda célula (Slave) é afectada pelas respectivas entradas S 2 e R 2.

8 Funcionamento No resumo de baixo, onde estão assinalados os momentos dos flancos descendentes, vemos que as saídas só mudam nestes instantes. Assim, Em 2, J=1 e K=0, Set; Em 4, J=0 e K=1, Reset; Em 6, J=K=1, as saídas trocam de estado; Em 7, J=0 e K=1, Reset; Em 10, J=1 e K=0, Set; Em 13, apesar de J=K=0, Q passa a 0, por causa do impulso em K, quando o clock estava a 1; Em 14, com J=K=0, as saídas mantêm os seus estados. Devido ao que aconteceu em 13, podemos concluir que as entradas J e K não podem mudar, enquanto o relógio está a 1, altura em que o flip-flop está em condições de receber informação.

9 Circuito Integrado 7476 O circuito integrado 7476 tem 2 flip-flops JK Master Slave. O símbolo junto à saída indica que estas só podem mudar no flanco descendente. O símbolo que aparece na coluna do relógio indica que só com Clk=1 é que o flip-flop recebe a informação e que as saídas só podem mudar nos flancos descendentes.

10 Flip-Flop JK Edge Triggered Constituído por um flip-flop D e por um circuito combinatório à entrada. Devido às portas AND, o estado da entrada J só chega a D, quando Q = 0 e ~K só chega, quando Q = 1. Antes do flanco positivo de Clk, (zonas assinaladas), as entradas são lidas e quando o flanco surge, as saídas são afectadas:

11 Exemplo de Aplicação O circuito seguinte pode ter duas utilizações: - Como contador, como é mostrado ou - Como divisor de frequência: se a frequência do Clock for de 4 khz, a frequência de Q 0 é de 2 khz, a de Q 1, de 1 khz e a de Q 2, de 500 Hz.

12 Circuito Integrado O circuito integrado tem 2 flip-flops JK edge triggered.

13 Flip-Flop T Ligando um flip-flop JK da seguinte forma, obtém-se um flip-flop T (Toggle) que se caracteriza por: Muda de estado, nos flancos positivos do relógio, sempre que T=1; Com T=0, as saídas mantêm-se: