ENGC40 - Eletrônica Digital

Transcrição

1 ENGC40 - Eletrônica Digital 1 a Lista de Exercícios Prof. Paulo Farias 1 de setembro de A Figura 1 mostra um circuito multiplicador que recebe dois números binários x 1 x 0 e y 1 y 0 e gera a saída z 3 z 2 z 1 z 0, que é igual ao produto dos valores de entrada. Projete o circuito lógico, considerando que o multiplicador só trabalha com números naturais. Figura 1: Multiplicador. 2. Na Figura 2 temos o circuito de decodificação de endereços usado por um determinado microprocessador (MPU). Apesar de possuir 16 bits de endereçamento, este microprocessador só está usando os oito bits mais significativos para decodificar os dispositivos mostrados. O código do endereço é aplicado ao circuito lógico, que gera os sinais de seleção RAM, ROM e I/O. Analise o circuito e identifique as faixas de endereços que ativam os dispositivos representados. Figura 2: Decodificação de endereços. 1

2 3. As formas de onda mostradas na Figura 3(a) são aplicadas ao circuito da Figura 3(b). Considere que inicialmente Q = 0 e determine a forma de onda da saída Q. (a) Formas de onda. (b) Circuito. Figura 3: Circuito sequencial. 4. Aplique as formas de onda J, K e CLK mostradas na Figura 4 a um FF JK de transição negativa. Considere que inicialmente Q = 1 e determine a forma de onda da saída Q. Figura 4: Formas de onda. 5. Mostre como um FF D disparado por borda pode ser configurado para funcionar como um FF tipo T. 6. No circuito mostrado na Figura 5, as entradas A, B e C estão incialmente em nível BAIXO. Supõe-se que a saída Y vá para nível ALTO apenas quando A, B e C forem para nível ALTO em determinada sequência. (a) Determine a sequência que faz com que Y vá para nível ALTO. (b) Explique a necessidade do pulso INÍCIO. (c) Modifique o circuito, de modo a usar FFs tipo D. 2

3 Figura 5: Sequenciador. 7. Analise o circuito contador mostrado na Figura 6. (a) Se o contador começar em 000, qual será o valor da contagem após 13 pulsos de clock? E após 99 pulsos? E após 256 pulsos? (b) Repita o item anterior, considerando que o contador começou com 100. (c) Conecte um quarto FF JK (X 3 ) ao circuito e desenhe o diagrama de transição de estados para esse novo contador de 4 bits. Se a frequência do clock for 80 MHz, como será a forma de onda na saída de X 3? Figura 6: Contador. 8. Um somador completo pode ser implementado de diversas formas. A Figura 7 mostra como um somador completo pode ser construído a partir de dois meio-somadores (HA-Half Adder). Construa uma tabela-verdade para esta configuração e observe que este circuito funciona como um somador completo (FA-Full Adder). 3

4 Figura 7: Full Adder. 9. Projete um somador binário de 4 bits que implementa a solução lookahead carry para o problema de atraso provocado pela propagação do carry (carry ripple). 10. Um contador assíncrono de quatro bits é acionado por um clock de 20 MHz. Desenhe as formas de onda na saída de cada FF, considerando que cada um deles tem um tempo de atraso de propagação (t pd ) de 20 nseg. Determine quais estados de contagem, caso existam, não ocorrerão em virtude dos atrasos de propagação. Qual a frequência máxima de clock que pode ser usada neste contador? Se o contador fosse expandido para seis bits, qual seria a máxima frequência de operação? 11. Analise os circuitos mostrados na Figura 8. Responda as seguintes questões para os dois casos: (a) Desenhe o diagrama de transição de estados para as saídas do contador. (b) Determine o módulo do contador. (c) Qual a relação da frequência de saída do MSB com a frequência do clock? (d) Qual o ciclo de trabalho da forma de onda da saída do MSB? 4

5 Figura 8: Contadores. 12. Analise o circuito mostrado na Figura 9a. (a) Desenhe o diagrama de transição de estados para as saídas do contador. (b) Determine o módulo do contador. (c) Qual a sequência de contagem? É crescente ou decrescente? (d) Podemos reproduzir a mesma sequência de contagem com um 74HC190? Figura 9: Contadores. 13. Em relação ao contador da Figura 9b: (a) Descreva a saída do contador se START estiver em nível BAIXO. (b) Descreva a saída do contador se ST ART estiver momentaneamente em nível BAIXO e depois retornar ao nível ALTO. 5

6 (c) Qual o módulo do contador? Ele é auto-reciclável? 14. Analise os contadores síncronos da Figura 10. Desenhe os seus diagramas temporais e obtenha o módulo de contagem de cada um. Figura 10: Contadores. 15. Analise os contadores síncronos da Figura 11. Desenhe os seus diagramas temporais e obtenha o módulo de contagem de cada um. 6

7 Figura 11: Contadores. 16. Projete um contador síncrono usando FFs JK, que tenha a seguinte sequência: 0, 2, 5, 6 e repete. Os estados espúrios devem ser direcionados para Refaça o projeto da questão 16, sem nenhuma restrição em relação aos estados espúrios. Compare os projetos. 18. O circuito mostrado na Figura 12 usa três multiplexadores de duas entradas. Determine a sua função lógica. Figura 12: Circuito baseado em multiplexadores. 7

8 19. Desenhe a forma de onda em Z (Figura 13). Figura 13: Gerador de forma de onda. 20. O circuito da Figura 14 mostra como um MUX de oito entradas pode ser usado para gerar uma função de quatro variáveis lógicas, mesmo que existam apenas três entradas de seleção. (a) Construa a tabela-verdade do circuito. (b) Mostre que a equação do circuito é: Z = CBĀ+D C BA+ DC BĀ Figura 14: Circuito baseado em multiplexador. 21. Considere o circuito da Figura 15. (a) Verifique se algum dos seguintes endereços ativa o módulo de memória: 0x607F, 0x57FA, 0x5F00. (b) Determine a faixa de endereços dessa memória. (c) Suponha que outro módulo de memória seja acrescentado ao circuito, de forma a ser habilitado pela linha Ō4 do 74ALS138. Qual a sua faixa de endereços? 8

9 (d) É possível ao microprocessador acessar as duas memórias ao mesmo tempo? Explique. Figura 15: Interface entre microprocessador e memória. 22. Usando um multiplexador de 4 entradas e com o mínimo possível de portas lógicas, implemente a função: f(w 1,w 2,w 3,w 4,w 5 ) = w 1 w 2 w 4 w 5 +w 1 w 2 +w 1 w 3 +w 1 w 4 +w 3 w 4 w Projete um circuito para detectar números primos de 4 bits, ou seja, a saída é ativa em nível alto se o número de entrada for primo. 24. Projetarumcontadorcomaseguintesequênciadeestados:...0,3,5,7,1,4,0,3... Para evitar laços espúrios, direcione os estados inexistentes para Projete um circuito combinacional comparador de magnitude para dois númerosnaturaisx ey. OcircuitopossuiduassaídasGeL, queatendem as seguintes regras: (a) G = 1, se X > Y (b) G = 0, se X Y (c) L = 1, se X < Y (d) L = 0, se X Y A partir deste circuito, como poderíamos detectar as condições X = Y e X Y? Considere que X e Y são números de dois bits. 9

10 26. Usando a estrutura representada na Figura 16, implemente a função lógica: f(w 1,w 2,w 3 ) = w 2 w 3 +w 1 w 3 + w 2 w 3 Figura 16: Bloco lógico. 27. Mostre como implementar a função lógica representada pela Tabela 1 usando 1 decodificador de 3 entradas e 1 porta OU. INPUT OUTPUT Tabela 1: Função lógica. 28. Projete um contador up/down de 3 bits, usando flip-flops T. O contador deve incluir a entrada de controle U/D de tal forma que, se U/D = 0, a contagem é crescente. Se U/D = 1, o circuito se comporta como um contador decrescente. Equação do FF T: Q n+1 = TQ n +TQ n 10