Implementação de uma Arquitetura Reed-Solomon para uso em Redes OTN 10.7 Gbps

Transcrição

1 Pontfíca Unversdade Católca do Ro Grande do ul Faculdade de Engenhara Faculdade de Informátca Curso de Engenhara de Computação Implementação de uma Arqutetura Reed-olomon para uso em Redes OTN.7 Gbps Volume Fnal do Trabalho de Conclusão Autores: Alzemro Henrque Lucas da lva Tacano Ares Rodolfo Orentador: Prof. Dr. Fernando Gehm Moraes Porto Alegre, Dezembro de 7.

2

3 Índce INTRODUÇÃO.... MOTIVAÇÃO.... OBJETIVO.... CONTRIBUIÇÕE.... ORGANIZAÇÃO DO DOCUMENTO... PADRÃO OTN.... TAA DE TRANMIÃO.... ETRUTURA DO FRAME G.79 OTN...5. OVERHEAD Alnhamento OTU Overhead..... ODU Overhead..... OPU Overhead...7. FEC...7 ALGORITMO DE REED-OLOMON...9. CAMPO FINITO...9. CODIFICAÇÃO REED-OLOMON..... Codfcação Reed-olomon Através de Regstrador de Deslocamento...5. DECODIFICAÇÃO REED-OLOMON..... Cálculo da índrome Localzação dos Erros Valores dos Erros.... CONCLUÕE... ARQUITETURA DEENVOLVIDA.... MULTIPLICADOR GENÉRICO PARA GF M.... CODIFICADOR...5. DECODIFICADOR..... Undade de Cálculo da índrome Módulo Berlekamp-Massey O Algortmo de Berlekamp-Massey Implementação do Berlekamp-Massey..... Chen earch e Forney Vsão Geral do Decodfcador... 5 VALIDAÇÃO DO CODIFICADOR E DECODIFICADOR VALIDAÇÃO FUNCIONAL VALIDAÇÃO FUNCIONAL COM TEMPO DE ATRAO VALIDAÇÃO EM HARDWARE ManBus mb_wrte e mb_read MB_target.v e lave.v oftware AEtest Estrutura de Teste Resultados...5

4 INTEGRAÇÃO CONCLUÕE E TRABALHO FUTURO REFERÊNCIA BIBLIOGRÁFICA...59 v

5 Índce de Fguras FIGURA ETRUTURA FRAME G.79 OTN...5 FIGURA CAMPO DO ODU OVERHEAD... FIGURA ELEMENTO DE UM CAMPO DEENVOLVIDO EM GF³... FIGURA CIRCUITO LFR GERADOR DO CAMPO GF, ETADO INICIAL... FIGURA 5 CODIFICADOR REED-OLOMON PARA R7,....5 FIGURA DIAGRAMA DE BLOCO DO DECODIFICADOR REED-OLOMON...7 FIGURA 7 MULTIPLICADOR GENÉRICO PARA GF 8... FIGURA 8 ARQUITETURA DO CODIFICADOR DEENVOLVIDO...5 FIGURA 9 INÍCIO DO PROCEO DE CODIFICAÇÃO....5 FIGURA ENVIO DO ÍMBOLO DE PARIDADE... FIGURA ARQUITETURA DO DECODIFICADOR R55,9 DEENVOLVIDO....8 FIGURA ARQUITETURA DO BLOCO DEENVOLVIDO PARA O CÁLCULO DA ÍNDROME...9 FIGURA FUNCIONAMENTO DO MÓDULO DE CÁLCULO DA ÍNDROME.... FIGURA IMPLEMENTAÇÃO DO MÓDULO BERLEKAMP-MAEY... FIGURA 5 FUNCIONAMENTO DA PARTE INFERIOR DO MÓDULO BERLEKAMP-MAEY... FIGURA FUNCIONAMENTO DA PARTE UPERIOR DO MÓDULO BERLEKAMP-MAEY....5 FIGURA 7 MÁQUINA DE CONTROLE DO MÓDULO BERLEKAMP-MAEY... FIGURA 8 CÁLCULO DO POLINÔMIO AVALIADOR DE ERRO... FIGURA 9 ARQUITETURA DO MÓDULO CHIEN EARCH LOCATION...7 FIGURA ARQUITETURA DO MÓDULO CHIEN EARCH VALUE...8 FIGURA ETRUTURA DO MÓDULO FORNEY ALGORITHM....9 FIGURA FUNCIONAMENTO DO ÚLTIMO ETÁGIO DE DECODIFICAÇÃO.... FIGURA VIÃO GERAL DO FUNCIONAMENTO DO DECODIFICADOR... FIGURA ETRUTURA DE IMULAÇÃO DO CODIFICADOR E DECODIFICADOR.... FIGURA 5 ARQUIVO TETO UBFRAME.TT E ERROR.TT... FIGURA VERIFICAÇÃO DO FEC GERADO PELO CODIFICADOR.... FIGURA 7 ERRO DO UB-FRAME CORRIGIDO NO DECODIFICADOR...5 FIGURA 8 IMULAÇÃO COM ATRAO DO CODIFICADOR R NO DIPOITIVO CVF-.... FIGURA 9 INTERFACE DE COMUNICAÇÃO DO MÓDULO MB_TARGET...8 FIGURA INTERFACE DE COMUNICAÇÃO DO MÓDULO LAVE...8 FIGURA EECUTANDO O TERMINAL VIUAL TUDIO 5 COMMAND PROMPT...5 FIGURA ETRUTURA DE TETE PARA VALIDAÇÃO EM HARDWARE....5 FIGURA INTERFACE DE COMUNICAÇÃO DO MÓDULO FM_IN....5 FIGURA MÁQUINA DE ETADO FINITA DO MÓDULO FM_IN...5 FIGURA 5 FEC GERADO PELO CODIFICADOR...5 FIGURA ERRO DO UB-FRAME CORRIGIDO PELO DECODIFICADOR....5 FIGURA 7 CAMINHO CRÍTICO DO UB-MÓDULO BERLEKAMP_MAEY...5 FIGURA 8 INTEGRAÇÃO DO MÓDULO DO TRANPONDER...55 FIGURA 9 MÓDULO DECODER R E ENCODER R...5 v

6 Índce de Tabelas TABELA TAA DE TRANMIÃO PREVITA PELA RECOMENDAÇÃO G TABELA DIVIÃO DO FRAME EM UB-FRAME....8 TABELA POLINÔMIO PRIMITIVO... TABELA CONTRUÇÃO DO CAMPO GF... TABELA 5 ADIÇÃO E MULTIPLICAÇÃO OBRE O CAMPO GF... TABELA CONTEÚDO DO REGITRADORE DO CIRCUITO LFR DURANTE A CODIFICAÇÃO... TABELA 7 - FREQÜÊNCIA MÁIMA DE OPERAÇÃO DE TODO O MÓDULO E UB-MÓDULO...5 TABELA 8 OCUPAÇÃO DE ÁREA NO FPGA VIRTE CVF....5 v

7 Lsta de glas AP/PCC Automatc Protecton wtchng / Protecton Communcaton Channel ATM Asynchronous Transfer Mode CD Compact Dsc CRC Cyclc Redundancy Check DMA Drect Memory Access DVD Dgtal Vdeo Dsc ECC Error Correcton Codng FA Frame Algnment gnal FEC Forward Error Correcton FPGA Feld Programmable Gate Array FTFL Fault Type and Fault Locaton GAPH Grupo de Apoo ao Projeto de Hardware GCC General Communcaton Channel GF Galos Feld GFP Generc Framng Procedure HD Hard Dsk ITU-T Internatonal Telecommuncatons Unon Telecommuncaton JC Justfcaton Control LFR Lnear Feedback hft Regster LUT Look-Up Table MFA Mult Frame Algnment gnal NJO Negatve Justfcaton Opportunty ODU Optcal channel Data Unt OPU Optcal channel Payload Unt OTN Optcal Transport Network OTU Optcal channel Transport Unt PJO Postve Justfcaton Opportunty PM Path Montorng PI Payload tructure Identfer R Reed-olomon DH ynchronous Dgtal Herarchy M esson Montorng ONET ynchronous Optcal Networkng TCM Tandem Connecton Montorng WAN Wde Area Network v

8 Introdução Observa-se, no cenáro mundal, uma crescente demanda por largura de banda e qualdade de servço, prncpalmente em redes de longo alcance WANs. Esta demanda é evdencada, cada vez mas, pelo uso de técncas de transmssão de voz e vídeo em tempo real, o que proporcona economa e aumento de rendmento para dversas nsttuções. A crescente necessdade de banda ncentvou a cração da recomendação G.79 OTN Optcal Transport Network, pela ITU-T Internatonal Telecommuncatons Unon Telecomuncatons, que defne nterfaces de rede para enlaces de fbra óptca de até Gbps []. A recomendação G.79 fo construída a partr da experênca e dos benefícos dos protocolos ONET e DH, para proporconar a base para as redes de fbra óptca da próxma geração []. Porém, alguns elementos foram adconados para aumentar o seu desempenho e reduzr custos. O elemento mas mportante e mas justfcatvo para a cração desta nova recomendação é a nclusão de um mecansmo de controle de erros mas robusto, o que aumenta o desempenho e possblta enlaces mas longos de fbra óptca. Codfcação de detecção de erros é um mecansmo onde o receptor é capaz apenas de detectar a presença de erros em uma mensagem recebda. Coletvamente, a codfcação de detecção de erros e a codfcação de correção de erros, são chamadas de codfcação de controle de erros. A codfcação de controle de erros tem um papel sgnfcatvo na evolução dos sstemas de telecomuncações e de armazenamento dgtal. A recomendação G.79 defne um frame dvddo em três campos: overhead, payload e FEC. O campo overhead provê funções de montoramento, gerencamento e proteção de roteamento em canas óptcos, o campo payload pode transportar dados útes provenentes de dversos protocolos, e o campo FEC possu nformações redundantes codfcadas para realzar a correção de erros no momento da recepção da mensagem. A codfcação de canal adotada pela recomendação G.79 é o Reed-olomon R, que possu excelentes propredades de correção de erros e é usado na maora dos sstemas que aplcam correção de erro na atualdade. O algortmo R utlza o conceto de campos fntos, também conhecdos como campos de Galos, e seus algortmos funconam bascamente através de cálculos sobre polnômos, uma vez que as mensagens são vstas como polnômos pertencentes a um campo fnto pré-determnado. Códgos Reed-olomon pertencem a uma classe de códgos corretores de erro, chamada de códgos cíclcos não bnáros [], pos sua construção é orentada a símbolos de m bts, onde m pode ser qualquer ntero postvo maor que, normalmente 8 para aplcações de comuncação de dados, onde cada símbolo representa um byte.

9 O algortmo R serve tanto para a correção de alguns bts com erro em lugares aleatóros, quanto para a correção de erros em rajada, desde que a quantdade de símbolos com erro não ultrapasse a capacdade de correção do códgo. Desta forma, é possível melhorar sgnfcatvamente a relação snal ruído de um canal, nclusve aumentando a dstânca de um enlace sem que seja necessára regeneração []. Códgos R têm sdo utlzados não somente em sstemas de transmssão de dados, mas também em comuncação wreless, sstemas de armazenamento de grandes volumes de dados, tas como Hard Dsk HD, Compact Dsc CD e Dgtal Vdeo Dsc DVD, e também em TV dgtal e sstemas espacas.. Motvação O domíno da tecnologa de transmssão de dados em alta velocdade utlzando fbra óptca, com tecnologa naconal, pode trazer ao Brasl a possbldade de aumento de suas redes de comuncação e também um forte potencal para a exportação de equpamentos eletrôncos. Utlzando os conhecmentos adqurdos ao longo de nosso curso, acredtamos que seja possível desenvolver módulos de hardware que possbltem a produção naconal de equpamentos de alta tecnologa. Este trabalho é motvado pela parcera entre a TERACOM Telemátca Ltda, empresa braslera que desenvolve equpamentos de telecomuncações, e o Grupo de Apoo ao Projeto de Hardware GAPH, da Faculdade de Informátca desta Unversdade, do qual os autores fazem parte, para o desenvolvmento de um transponder OTN.7Gbps, o que deve aumentar anda mas a compettvdade desta empresa em âmbto naconal e nternaconal.. Objetvos Este trabalho tem como prncpal objetvo desenvolver uma arqutetura de codfcador e decodfcador Reed-olomon, capaz de fazer detecção e correção de erro em um sstema de transmssão de dados em alta velocdade, sendo completamente compatível com a recomendação G.79, para nteroperabldade com equpamentos de dferentes fabrcantes. Os módulos desenvolvdos devem ser capazes de operar em conjunção com o framer, trabalho que está sendo desenvolvdo paralelamente, responsável por fazer o alnhamento e a montagem dos frames OTN. Outro mportante objetvo do presente trabalho é colocar em prátca alguns dos conhecmentos adqurdos ao longo do curso, tas como estruturas algébrcas para a construção dos códgos, redes de comuncação dados, arquteturas de sstemas computaconas, desenvolvmento em lnguagem de descrção de hardware e prototpação em FPGAs.

10 . Contrbuções Este trabalho propõe o desenvolvmento de uma arqutetura de Reed-olomon capaz de realzar a detecção e correção de erros de acordo com o padrão OTN. A arqutetura desenvolvda é baseada nas vantagens e desvantagens das mplementações propostas em dversos artgos sobre o assunto. As prncpas contrbuções deste trabalho se dão no estudo das dversas arquteturas exstentes que mplementam o algortmo R em hardware e no desenvolvmento de uma arqutetura que satsfaz os requstos de desempenho de um sstema de transmssão de dados em.7 Gbps, aplcando paralelsmo e utlzando uma alta freqüênca de operação.. Organzação do Documento Este trabalho é dvddo em 8 capítulos. Além da presente ntrodução, há capítulos teórcos: um sobre o padrão OTN e o outro sobre o algortmo de Reed-olomon, capítulos sobre o projeto desenvolvdo, um capítulo de conclusão e, por últmo, as referêncas bblográfcas utlzadas. No capítulo é feto um levantamento teórco do padrão OTN, pos a arqutetura alvo de Reed-olomon que é desenvolvda ao longo deste trabalho deve ser compatível com este padrão. Neste capítulo é apresentada a estrutura do frame OTN, um resumo sobre as funções dos subcampos que compõem o frame, bem como uma breve explcação de como é realzada a correção de erros neste padrão. O capítulo aborda a teora de campos fntos utlzada na construção dos códgos Reed-olomon, bem como os algortmos de codfcação e decodfcação, explcados de manera teórca. No capítulo é feto um pequeno levantamento bblográfco sobre as mplementações exstentes de Reed-olomon em hardware que puderam ser encontradas na lteratura, onde são dscutdas as vantagens e desvantagens de cada uma destas mplementações. Neste capítulo também apresentamos os módulos desenvolvdos através de esquemátcos e formas de onda, justfcando também a escolha da arqutetura que fo desenvolvda. O capítulo 5 trata da valdação dos módulos tanto em smulação quanto em hardware, utlzando uma FPGA como arqutetura alvo. No capítulo 5 também são apresentados os resultados obtdos com o presente trabalho. O capítulo apresenta alguns dados sobre a ntegração com o framer, módulo que faz a nterface com a rede de fbra óptca. Para fnalzar, no capítulo 7 dscutremos as conclusões obtdas pelo grupo ao térmno do trabalho, bem como os trabalhos futuros que poderão ser realzados.

11 Padrão OTN O padrão OTN nclu uma sére de recomendações cradas a partr da necessdade de aumentar o desempenho e padronzar o funconamento das redes de comuncação de dados em fbra óptca. A ITU-T defne uma rede OTN como um conjunto de elementos de redes óptcas, conectados através de enlaces de fbra óptca, capazes de prover funconaldades de transporte, multplexação, roteamento, gerencamento, supervsão e sobrevvênca de canas óptcos, transportando snas de dversos protocolos. Este trabalho tem como foco a recomendação G.79 do padrão OTN, que defne as nterfaces para o transporte de dados em redes óptcas, sem especfcar o comportamento elétrco e mecânco do padrão. Esta recomendação defne prncpalmente a estrutura do frame que trafega na rede, as taxas de transmssão suportadas pelo padrão e a defnção da codfcação de canal, que é o foco do presente trabalho. A prncpal vantagem do padrão OTN em relação aos seus antecessores, ONET e DH, resde justamente na melhora das técncas de correção de erro, que permtem enlaces mas longos, redução na potênca de transmssão e uma melhora sgnfcatva na taxa de erros de um canal. Outras vantagens que tornam este padrão mas evoluído em relação aos anterores são: a transparênca no transporte de dferentes protocolos e algumas melhoras realzadas para facltar o gerencamento de canas ótcos. A únca desvantagem que pode ser ctada é a sua maor complexdade de mplementação [].. Taxas de Transmssão A recomendação G.79 oferece atualmente três dferentes taxas de transmssão: OTU-, OTU- e OTU-. Essas velocdades são dervadas das taxas já exstentes nos padrões ONET e DH. A Tabela lsta as taxas de transmssão de acordo com a nterface G.79 e a nterface correspondente em ONET e DH [5]. Tabela Taxas de Transmssão Prevstas Pela Recomendação G.79. Interface Taxa de Interface Interface Taxa de G.79 Transmssão Correspondente Correspondente Transmssão Total em ONET em DH do payload OTU-. Gbps OC-8 TM-.88 Gbps OTU-.79 Gbps OC-9 TM Gbps OTU-.8 Gbps OC-78 TM Gbps

12 . Estrutura do Frame G.79 OTN O frame defndo pela recomendação G.79 é consttuído de três partes: overhead, payload e FEC. Dos destes campos, overhead e payload, já fazam parte dos protocolos ONET e DH. A novdade do padrão OTN é a nclusão de um campo exclusvo para FEC, pos seus antecessores utlzavam apenas alguns bytes do overhead para realzar esta técnca, o que lmtava a capacdade de correção de erro. A Fgura apresenta a estrutura detalhada do frame G.79 OTN, destacando seus campos e lustrando sua organzação em lnhas e colunas. Fgura Estrutura Frame G.79 OTN. O frame G.79 OTN, também chamado de mult-frame, é composto de frames de 8 bytes. Cada frame contém bytes de overhead, 88 bytes de payload e 5 bytes de FEC. Os dados são transmtdos seralmente pelo canal, ncando-se pelo prmero frame, segudo pelo envo do segundo frame e assm sucessvamente. O tamanho total do mult-frame, x8, permanece nalterado para qualquer uma das taxas de transmssão vstas anterormente, dferentemente dos padrões ONET e DH.. Overhead As sessões a segur apresentarão uma breve explcação sobre os campos que compõem o overhead de um frame G.79 OTN... Alnhamento Como os dados são transmtdos seralmente em alta velocdade através da fbra óptca, é necessáro que o receptor seja capaz de dentfcar corretamente o níco e o fm de um frame []. A capacdade de detectar o níco de frame no padrão OTN é feta através do campo Frame Algnment, prmero campo do frame, conforme a Fgura. A área reservada para alnhamento possu campos. Um snal de alnhamento de bytes FA, um byte para ndcar alnhamento de múltplos frames MFA e um campo reservado. Dado que o byte MFA é ncrementado a cada mult-frame, este campo permte realzar o alnhamento de até 5 mult-frames consecutvos, permtndo atrbur dferentes defnções a 5

13 alguns campos do overhead de acordo com seu valor. O snal de alnhamento FA é reconhecdo pelo valor xfff888, e é a únca parte do pacote que é envada sem a técnca de embaralhamento scramblng. O propósto da técnca de embaralhamento é mpedr longos pulsos de s ou s, permtndo a regeneração do clock e períodos mas longos de transmssão sem alnhamento. O receptor precsa achar o níco do frame antes de começar a processar os dados de controle, e anda deve ter a capacdade de dentfcar ausênca de snal, ausênca de frame e perda de frame... OTU Overhead OTU sgnfca undade de transporte do canal óptco, do nglês Optcal channel Transport Unt. Este campo provê funções de supervsão entre dos pontos conectados por um únco canal óptco, que possuem em suas extremdades elementos chamados de R Regeneração, Reformatação e Retemporzação, responsáves pela regeneração do snal. Está localzado no prmero frame, entre as colunas 8 e. O OTU overhead consste em um campo de três bytes para montoramento de sessão M, dos bytes para o campo GCC General Communcaton Channel, utlzado para troca de mensagens entre duas termnações OTU, e um campo de dos bytes reservado para uso futuro. O propósto do campo GCC anda não está completamente defndo, porém provavelmente será usado para gerencamento de rede ou para snalzação completa de protocolos como o G-MPL Generc Mult Protocol Label wtchng... ODU Overhead O campo ODU overhead está localzado entre as colunas e, nos frames, e de um mult-frame. A nformação contda neste campo provê funções de gerencamento de rede e supervsão fm-a-fm de canas óptcos. A Fgura lustra os campos que consttuem o ODU overhead. Fgura Campos do ODU Overhead. A maora dos campos contdos no ODU overhead traz uma funconaldade chamada TCM Tandem Connecton Montorng. Exstem ses campos TCM defndos no ODU overhead para uso

14 em funções de gerênca de redes, possbltando que admnstradores de rede possam montorar taxas de erro em dversos enlaces de uma rede de canas óptcos chaveados. A partr da montoração destes campos é possível dentfcar os pontos da rede em que o snal encontra-se mas fraco, possbltando verfcar e localzar falhas. O campo AP/PCC automatc protecton swtchng and protecton communcaton channel utlza as nformações de montoramento para proteger a rede de roteamento em camnhos onde o snal encontra-se degradado. O campo FTFL Fault Type and Fault Locaton também está relaconado com funções de montoramento de falhas na rede. O ODU overhead contém um campo de três bytes para montoramento de camnho PM. Este campo tem sua estrutura muto semelhante ao campo M do OTU overhead, porém sua função é montorar a conexão de um camnho contendo dversos chaveamentos de canas óptcos, enquanto o M montora apenas uma conexão entre dos pontos nterlgados por apenas uma fbra óptca. Os demas campos executam funções menos relevantes, os campos RE são reservados para futura padronzação, o campo EP é um campo expermental e não possu padronzação e os campos GCC executam pratcamente a mesma função que exercem no OTU overhead... OPU Overhead O OPU overhead é adconado ao payload do frame e contém nformações responsáves por adaptar os dados de dferentes protocolos para serem transportados através do frame OTN. Possu um campo chamado PI Payload tructure Identfer, que dentfca o conteúdo do payload. Atualmente a recomendação G.79 prevê o transporte de protocolos como o ONET/DH, ATM, GFP entre outros. Este campo possu três bytes para controle de justfcação, chamados de JC Justfcaton Control, utlzados para compensar deslocamentos no payload, o que pode acontecer quando o frame transporta snas de protocolos assíncronos. A partr destes três bytes, é feta uma votação para ndcar justfcação postva PJO, ou justfcação negatva NJO, neste caso o últmo campo do OPU overhead conterá dados do payload.. FEC À medda que as taxas de transmssão aumentam e ultrapassam a barrera dos Gbps, a degradação do snal, causada pelo meo de transmssão, causa um mpacto sgnfcatvo na taxa de erro de um canal. Para amenzar este problema e garantr a correta transmssão dos dados, mesmo em taxas elevadas, são utlzados mecansmos de correção de erros. Algortmos de correção de erro utlzam nformações redundantes codfcadas para fazer a verfcação e correção de erros no momento da recepção, podendo aumentar sgnfcatvamente a efcáca na transmssão de dados. Por este motvo, a nclusão de um campo específco para correção de erro no frame OTN é vsta como a prncpal justfcatva para o desenvolvmento deste padrão. 7

15 A recomendação G.79 defne que o mecansmo utlzado para a correção de erros no padrão OTN é o Reed-olomon R55,9. Isto sgnfca que para cada 9 bytes de dados, são adconados bytes para correção de erro. Este códgo tem a capacdade de corrgr oto erros para cada 55 bytes. Dessa manera, em cada frame podem ser corrgdos até 8 erros. Utlzando-se a técnca de entrelaçamento para o cálculo dos bytes de pardade de um frame, é possível recuperar 8 erros consecutvos. A técnca de entrelaçamento separa um frame em sub-frames de 55 bytes, sendo o prmero byte do frame pertencente ao prmero sub-frame, o segundo byte ao segundo sub-frame e assm sucessvamente até o byte, o 7 byte é vsto como o segundo byte do prmero subframe. Para cada sub-frame calculam-se bytes de FEC, garantndo a cobertura contra erros em rajada. A Tabela lustra grafcamente a dvsão dos frames em sub-frames para o cálculo do FEC. Tabela Dvsão do frame em sub-frames PAYLOAD FEC OVERHEAD É mportante observar que cada sub-frame corresponde a uma lnha da tabela e possu um cálculo ndependente de FEC. Os dados são transmtdos na mesma ordem em que estão numerados na tabela, ou seja, coluna por coluna. 8

16 Algortmo de Reed-olomon Em 9, Irvng Reed e Gus olomon publcaram o artgo Polymonal Codes Over Certan Fnte Felds, no Journal of the ocety for Industral and Appled Mathematcs []. Este artgo apresentou uma nova classe de códgos corretores de erro que hoje são chamados de códgos Reed-olomon. Estes códgos tornaram-se muto útes devdo a sua baxa complexdade e alto poder de correção, e hoje são utlzados em dversas aplcações de armazenamento e transmssão de dados. Os códgos R são representados na forma Rn,k, onde n é o número total de símbolos em uma seqüênca e k é número de símbolos útes de uma seqüênca. Outra varável mportante em uma seqüênca é a capacdade de correção do códgo, representada pela letra t. O total de símbolos de pardade é dado por t. A equação apresenta algumas equvalêncas na construção de códgos R. n k m m n k t t A norma G.79 utlza símbolos de 8 bts m8, o que resulta em n55. O códgo utlzado é o R55,9 k9. Portanto, exstem símbolos de pardade para cada 9 bytes de dados, e a capacdade de correção é de 8 símbolos em uma seqüênca de 55 t8.. Campos Fntos O processo de codfcação e decodfcação de códgos não bnáros utlza matemátca de campos fntos, também conhecdos como Campos de Galos GF, em homenagem ao matemátco francês Évarste Galos, que postulou a teora de campos fntos. Para cada número prmo, p, exste um campo fnto denomnado GFp que contém p elementos. É possível estender GFp em um campo contendo p m elementos, chamando de campo estenddo de GFp, denomnado GFp m. A construção de códgos R utlza somente campos estenddos, uma vez que se trata de um códgo não bnáro []. O campo bnáro GF é um subcampo do campo estenddo GF m. Além de s e s os campos estenddos possuem uma sére de elementos representados por potêncas de, onde n é apenas uma representação abstrata de um dos elementos do campo. Um conjunto nfnto de elementos pode ser formado ncando-se com os elementos {,,,,...}, onde o próxmo elemento da seqüênca é gerado através da multplcação do últmo elemento obtdo por. Entretanto, para obter um conjunto fnto de elementos devemos mpor as seguntes condções: um campo fnto 9

17 deve conter apenas m elementos e deve ser fechado nas operações de soma e multplcação, sto é, uma soma ou produto de um elemento do campo por qualquer outro elemento do campo, deve resultar sempre em um elemento que também pertença ao campo. Desse modo, qualquer elemento de um campo que tver potênca maor que m -, pode ser reduzdo a um elemento com potênca menor que m -, conforme a equação. m m n n n Portanto, podemos dzer genercamente que um campo defndo por GF m possu os seguntes elementos: GF m m {,,,..., } Cada um dos m elementos de um campo GF m, pode ser representado por um polnômo dstnto com grau menor ou gual a m-. Os coefcentes deste polnômo podem ser ou, e o grau do polnômo corresponde ao maor expoente com coefcente gual a. Consderando m, temos um campo denotado por GF. Este campo possu 8 elementos, sendo um elemento nulo e 7 elementos não nulos. A Fgura mostra o desenvolvmento deste campo em função do polnômo fxx³x. O método de obtenção desta seqüênca será apresentado ao longo desta seção. Fgura Elementos de um campo desenvolvdo em GF³. Como podemos ver, o elemento denotado por 7 é gual ao elemento, sto comprova a equação, que mostra que um expoente máxmo de em um campo é m -, no caso de m, o campo deve termnar em. Para gerar um campo fnto é necessáro utlzar uma classe especal de polnômos, denomnada de polnômos prmtvos. Exste uma sére de regras matemátcas que defnem se um Não confundr m elementos do campo com n m - quantdade de símbolos em uma sequênca.

18 polnômo é prmtvo ou não, porém já exstem polnômos prmtvos pré-determnados de acordo com o valor de m, e neste trabalho, apenas sua aplcação prátca é relevante, portanto a segunte defnção se faz satsfatóra: Um polnômo prmtvo é aquele que gera a seqüênca completa de elementos de um campo fnto sem repetções. Polnômos não prmtvos não geram toda a seqüênca de elementos pertencentes a um campo, repetndo seqüêncas ncompletas antes de se chegar ao número de elementos do campo. A Tabela apresenta uma sére de polnômos prmtvos utlzados na construção de campos fntos, de acordo com o valor de m []. Tabela Polnômos Prmtvos. m m O mapeamento dos elementos de um campo fnto é feto através do seu polnômo prmtvo. Para lustrar de manera smples a formação de um campo fnto a partr de seu polnômo prmtvo, consderamos o campo apresentado na Fgura, onde o polnômo prmtvo é fxx³x e m. As raízes deste polnômo podem ser encontradas achando-se os valores de x que satsfazem a gualdade fx. Os elementos bnáros báscos, e, não são raízes deste polnômo, pos f e f, e de acordo com a teora da álgebra um polnômo de grau m deve ter m raízes. Entretanto, estamos trabalhando com o campo estenddo GF, que possu por defnção 8 elementos, dos quas devem ser raízes. Neste caso, tomando como uma das raízes é possível obter a segunte gualdade: f Em campos bnáros, a soma de dos elementos pode ser obtda através da operação OR. Portando, a segunte gualdade é válda: -. Logo, a gualdade obtda na equação pode ser escrta da segunte forma: 5

19 Desta forma é defndo como uma soma de elementos de menor ordem, e a partr de é possível obter os demas elementos do campo através de multplcações por, como mostram as equações a segur: 5 5 que. A equação 7 apresenta algumas defnções fetas para os elementos de ordem menor x x 7 A partr das defnções apresentadas na equação 7 e das gualdades encontradas nas equações 5 e, é possível obter o campo completo, como mostra a Tabela. Tabela Construção do campo GF. Potênca de Polnômo Valor Decmal O mapeamento dos elementos de um campo fnto pode ser desenvolvdo através de um regstrador de deslocamento com realmentação lnear, mas conhecdo como LFR Lnear Feedback hft Regster. O crcuto apresentado na Fgura gera os 7 elementos não nulos do campo apresentado na Fgura e desenvolvdo da equação até a equação 7. É mportante observar que as conexões com realmentação correspondem aos coefcentes do polnômo gerador fxx³x. Incando-se com o estado não nulo, que corresponde a, todos as demas potêncas de são geradas, na mesma ordem em que aparecem na Tabela.

20 Fgura Crcuto LFR gerador do campo GF, estado ncal. Uma mportante propredade dos campos fntos é a defnção das operações de adção e multplcação, pos um campo fnto deve ser fechado para estas operações. A Tabela 5 apresenta os resultados para as operações de adção e multplcação dos elementos do campo GF, somente para elementos não nulos. A soma pode ser obtda através da operação OR quando os elementos encontram-se na representação bnára, já o produto é obtdo através da soma dos expoentes de módulo m -, neste caso módulo 7. Tabela 5 Adção e multplcação sobre o campo GF. Adção Multplcação Tomando como exemplo a soma 5, o resultado corresponde a operação OR, que resulta em, correspondente a, conforme a Tabela.. Codfcação Reed-olomon O processo de codfcação Reed-olomon consste na geração dos símbolos de pardade de uma seqüênca. Como fo ctado anterormente, o número de símbolos de pardade de uma seqüênca corresponde a t, onde t é o número de símbolos que o códgo é capaz de corrgr. A codfcação R leva em conta o polnômo gerador do códgo, que genercamente possu a segunte forma: g t g g g... g t t 8 O grau do polnômo gerador é gual ao número de símbolos de pardade que o códgo possu, no caso t, o que sgnfca que devem exstr exatamente t potêncas de que sejam raízes deste polnômo. Normalmente são utlzadas as potêncas,,..., t, porém não é necessáro ncar com a raz, podendo-se ncar com qualquer potênca de. A equação 9 apresenta a

21 obtenção de um polnômo gerador para o códgo R7,, que possu símbolos de pardade, logo seu polnômo gerador terá raízes. 9 7 g g g g g 9 egundo a representação do grau menor até o maor, e trocando os snas negatvos por postvos, pos como vmos na sessão anteror n - n na teora de campos fntos, o polnômo g obtdo na equação 9 pode ser representado conforme a equação abaxo: g No caso da recomendação G.79 OTN, exstem símbolos de pardade, o que leva a um polnômo gerador de grau. A equação mostra como é obtdo o polnômo gerador para o R55,9 do padrão OTN []. 5 n n g Para lustrar o mecansmo de geração dos símbolos de pardade, apresentaremos um exemplo utlzando o códgo R7,, onde temos símbolos de mensagem e de pardade, levando em conta o envo da mensagem 5. Esta mensagem exemplo corresponde ao envo do símbolo 5, segudo dos símbolos e. Prmeramente representamos a mensagem na forma polnomal, m, como segue: 5 m Para obter os símbolos de pardade é necessáro encontrar o resto da dvsão polnomal de m por g. Para sso, devemos multplcar m por t, deslocando-a t estágos para dreta, o que resulta no segunte polnômo: 5 5. O próxmo passo é dvdr a mensagem deslocada para a dreta pelo polnômo gerador apresentado na equação, o que deve resultar no segunte polnômo: p O processo de dvsão polnomal em campos fntos deve levar em conta as operações de adção e multplcação contdas na Tabela 5, e é uma operação dspendosa de se executar na forma algébrca, sem o auxílo de software ou de hardware. Na prátca, a codfcação R é realzada

22 através de regstrador de deslocamento LFR, que consste numa operação bastante smples. Por este motvo, o processo de dvsão não será demonstrado neste trabalho. A seqüênca completa de um códgo é obtda através da soma do polnômo de mensagem deslocado para a dreta, 5 5, e do polnômo de pardade, apresentado na equação, o que resulta no segunte polnômo: U 5 5 Onde os símbolos são envados na ordem do maor grau do polnômo até o menor... Codfcação Reed-olomon Através de Regstrador de Deslocamento A utlzação de crcutos eletrôncos para realzar a codfcação Reed-olomon, levando em conta o polnômo gerador apresentado na equação, necessta a mplementação de um regstrador de deslocamento com realmentação LFR, conforme mostra a Fgura 5. Fgura 5 Codfcador Reed-olomon para R7,. Observa-se que os termos que multplcam a entrada realmentada do LFR correspondem aos coefcentes do polnômo gerador conforme a equação. Cada regstrador deste LFR armazena um valor de bts, que pode representar uma das 7 potêncas de ou o valor. O processo de geração dos símbolos de pardade pelo crcuto da Fgura 5 pode ser descrto da segunte manera: Durante os prmeros k cclos de clock, onde k representa o número de símbolos de dados útes de uma seqüênca, a chave permanece na posção, permtndo a realmentação nos n- k estágos do regstrador de deslocamento, onde n-k ndca o número de símbolos de pardade. A chave fca na posção, conectando a entrada dretamente à saída, permtndo o by-pass dos símbolos de mensagem. Após a transferênca da mensagem de k símbolos, as chaves passam para a posção, lgando o LFR com a saída do crcuto e zerando a realmentação. 5

23 Nos cclos de clock restantes n-k, os símbolos de pardade contdos nos regstradores são deslocados para a saída e os valores dos regstradores são zerados. A tabela abaxo mostra o processo de geração dos símbolos de pardade a partr do LFR, detalhando o conteúdo dos regstradores durante o processo de entrada dos símbolos de mensagem utlzados anterormente: 5. Tabela Conteúdo dos regstradores do crcuto LFR durante a codfcação. Input Queue Cclo de Clock Conteúdo dos Regstradores Realmentação Após o tercero cclo de clock, os regstradores possuem os quatro símbolos de pardade,, e, como mostra a últma lnha da tabela. Após o cálculo, com as chaves e na posção, os símbolos de pardade são deslocados para a saída ao mesmo tempo que os regstradores são zerados para receber uma nova mensagem. Desse modo, a seqüênca completa na forma polnomal pode ser expressa da segunte manera: U As raízes da seqüênca gerada devem ser as mesmas raízes do polnômo gerador, de manera que qualquer uma das raízes de g aplcadas como entrada no polnômo U deve resultar zero. A partr desta análse é possível verfcar se exstem erros em uma mensagem recebda.. Decodfcação Reed-olomon Neste capítulo fo desenvolvdo um exemplo de codfcação Reed-olomon utlzando um códgo R7,, gerando a seqüênca descrta pela equação. Para exemplfcar o processo de decodfcação assumremos que durante a transmssão, a seqüênca tenha sdo corrompda de tal manera que dos símbolos tenham sdo recebdos com erro. Lembrando que um códgo R7, pode corrgr no máxmo dos erros. Para uma seqüênca de sete símbolos, o padrão de erro pode ser representado pela segunte equação: n e e n upondo que para este exemplo o padrão de erro da mensagem corrompda seja: n

24 e Podemos dzer que um símbolo de pardade fo corrompdo em bt, e um símbolo da mensagem fo corrompdo em bts 5. A seqüênca recebda, r, pode ser representada como a soma da seqüênca transmtda e do padrão de erro, como mostra a equação 8. r U e 8 A partr da equação 8, do polnômo transmtdo U, equação, e do polnômo de erro e, equação 7, é possível obter a mensagem recebda após corrupção dos dados, como mostra a equação 9. r r Neste exemplo exstem quatro ncógntas: duas localzações de erro e dos valores de erro. Esta é uma dferença mportante de códgos não bnáros em relação a códgos bnáros. Em códgos bnáros basta achar a localzação do erro, enquanto em códgos não bnáros é necessáro descobrr também o valor do erro. O processo de decodfcação Reed-olomon possu dversas etapas, tas como: o cálculo da síndrome, o cálculo dos coefcentes do polnômo localzador de erro, o cálculo das localzações de erro e dos valores dos erros. Como exste um tempo de processamento em cada uma das etapas da decodfcação, é necessáro também um bloco de atraso para sncronzar a geração dos valores de erro com a mensagem recebda. Desta manera podemos representar a arqutetura smplfcada de um decodfcador Reed-olomon da segunte manera: Fgura Dagrama de blocos do decodfcador Reed-olomon... Cálculo da índrome Uma síndrome é o resultado da verfcação das raízes do polnômo gerador como entrada do polnômo rx, para determnar se a mensagem recebda pertence ao conjunto de seqüêncas váldas de um códgo. e uma seqüênca pertence ao conjunto de seqüêncas váldas, o valor da 7

25 8 síndrome deve ser. Qualquer valor dferente de zero ndca a presença de erros. Uma síndrome é composta de n-k símbolos. Logo o códgo R7, possu síndromes de símbolos. A equação mostra que qualquer seqüênca válda é múltpla do polnômo gerador equação, e por este motvo as raízes de g devem também ser raízes de U. g m U Como rue, o polnômo r avalado para cada raz do polnômo g, só va retornar zeros se a seqüênca recebda não conter erros. O cálculo da síndrome pode ser descrto da segunte forma: r r k n,..., Como exemplo de cálculo da síndrome, aplcaremos a equação no polnômo r descrto na equação 9, que possu dos símbolos corrompdos. As equações,, e 5 apresentam o cálculo dos quatro símbolos de síndrome deste exemplo. Os expoentes de são obtdos através da substtução de por na equação r, logo após são reduzdos utlzando-se a operação mod 7. O resultado fnal é obtdo através da aplcação da função OR em todos os símbolos que compõem a soma. 8 9 r r r r 5 Este exemplo confrma que exstem erros em r, pos três símbolos da síndrome são dferentes de zero.

26 .. Localzação dos Erros upondo que exstem v erros em uma seqüênca, nas localzações j, j,..., jv, o polnômo de erro e apresentado na equação pode ser representado da segunte manera: e e e... e j j jv j j jv Para corrgr uma seqüênca corrompda é necessáro encontrar os valores dos erros, denotados por e jl, e as localzações dos erros, denotadas por jl, onde l,,...,v. Prmeramente defnmos uma varável correspondente a uma localzação de erro como β l jl. Em seguda, obtemos os t símbolos da síndrome substtundo no polnômo de erro e, para,,...,t, como mostra a equação 7. É mportante observar que as síndromes podem ser tanto avaladas através da mensagem recebda r, quanto através do padrão de erro e, pos como mostra a equação 8 o polnômo r é uma soma de U e e, e a síndrome de U sempre será zero. t e e j e e β e j j t e e β t j β e β... e j e j β t jv β β... e v jv β... e v jv β t v 7 Exstem t ncógntas: t valores de erros e t localzações. Também exstem t equações. Entretanto, as t equações não podem ser resolvdas de modo usual pos são não-lenares algumas ncógntas possuem expoentes. As técncas que resolvem este sstema de equações são conhecdas como algortmos de decodfcação Reed-olomon. Uma vez que um vetor de síndromes dferente de zero fo calculado, podemos afrmar que a seqüênca recebda possu erros. Portanto, é necessáro descobrr a localzação dos erros. Um polnômo localzador de erros, σ, pode ser defndo da segunte manera: σ β β... β σ σ σ v v... σ v 8 As raízes de σ são /β, /β,...,/ β v. Logo, o nverso das raízes de σ ndcam as localzações de erro de do padrão de erro e. Para determnar os coefcentes σ, σ,..., σ v, é necessáro utlzar uma técnca denomnada modelagem auto-regressva, que utlza uma matrz de síndromes, onde as t prmeras síndromes são utlzadas para prever a próxma síndrome, como mostra a equação abaxo: 9

27 t t t t t t t t t t σ σ σ 9 No caso de um códgo R7, a capacdade máxma de correção é de erros, portanto devemos encontrar σ e σ, o que leva a construção de uma matrz x, apresentada na equação abaxo: σ σ 5 5 σ σ Um dos possíves métodos para encontrar os valores de σ e σ, é através da nversa da matrz x, como mostra a equação. A nversão de matrzes em campos fntos leva em consderação as mesmas propredades utlzadas nos conjuntos numércos conhecdos, porém sempre levando em conta as operações de adção e multplcação restrtas ao campo fnto σ σ A partr dos coefcentes σ e σ encontrados na equação e do polnômo σ apresentado na equação 8, podemos representar o polnômo localzador de erro da segunte forma: σ As raízes do polnômo σ são as nversas das localzações de erro. Uma vez que estas raízes são encontradas, as localzações de erro serão conhecdas. As raízes de σ podem ser um ou mas elementos do campo. Estas raízes podem ser encontradas através de um teste exaustvo do polnômo σ para todos os elementos do campo, como mostram as equações abaxo. Qualquer elemento que resultar em σ é uma raz e corresponde a uma localzação de erro.

28 σ σ σ σ σ σ σ ERRO ERRO Podemos ver que os elementos e são raízes do polnômo σ. Isto sgnfca que exstem erros nas localzações β / e β /, pos as raízes de σ equvalem ao nverso das localzações de erro... Valores dos Erros Um erro fo defndo como e j, onde o índce j se refere a localzação e o índce l dentfca a ordem do erro. Como cada valor de erro é vnculado a uma localzação partcular, a notação pode ser smplfcada para e l. Para determnar os valores de erro assocados as localzações encontradas na sessão anteror, β e β, qualquer uma das quatro equações de síndromes podem ser utlzadas. A partr da equação 7 vamos usar e. β β β β e e e e e e 5 Estas equações podem ser escrtas na forma polnomal da segunte manera: 5 β β β β e e e e Para resolver a equação e encontrar os valores de erro, e e e, podemos utlzar a mesma técnca apresentada na equação, como mostram as equações a segur: e e 7

29 Com as localzações e os valores de erro encontrados é possível estmar o polnômo de erro ê conforme a equação abaxo: 5 ê e e ê j j 8 O algortmo apresentado deve decodfcar corretamente a mensagem recebda, uma vez que ela fo corrompda em dos símbolos, que é exatamente a capacdade de correção do códgo. Para confrmar se a decodfcação fo executada corretamente é necessáro estmar a seqüênca transmtda, Û, e verfcar se ela representa a verdadera mensagem transmtda, U. Esta verfcação é feta da segunte manera: ê r Û 9 Extrando r da equação 9 e ê da equação 8, encontramos o segunte polnômo Û: Û Û A partr das equações e podemos constatar que ÛU, o que ndca que a mensagem fo decodfcada corretamente, após a corrupção de dos símbolos.. Conclusões Neste capítulo estudamos os algortmos de codfcação e decodfcação Reed-olomon através de um exemplo smples, levando em conta o códgo R7,. O propósto deste trabalho é aplcar estes algortmos para a mplementação do códgo R55,9, que possu símbolos de 8 bts, o que acelera as etapas de codfcação e decodfcação e possu maor poder de correção de erros. Entretanto, quanto maor o símbolo, maor é a complexdade de mplementação.

30 Arqutetura desenvolvda No capítulo anteror estudamos o algortmo de Reed-olomon com ênfase na matemátca de campos fntos e na demonstração matemátca das etapas de codfcação e decodfcação. Porém, na prátca, o algortmo de Reed-olomon é mplementado de uma manera um pouco dferente, pos não estamos mas no domíno de campos fntos e sm no domíno bnáro. Por estar trabalhando no nível lógco e utlzando a matemátca de campos fntos fo necessáro desenvolver um multplcador especal. O projeto do multplcador utlzado neste trabalho é apresentado na seção.. O processo de codfcação normalmente segue o mesmo prncípo de regstrador de deslocamento apresentado na Fgura 5. Entretanto, a arqutetura do decodfcador pode varar bastante dependendo das necessdades de cada projeto. Dversas propostas de mplementação foram estudadas para defnr qual é a mas adequada para este trabalho, sendo avaladas as vantagens e desvantagens de cada uma delas. No padrão OTN, um frame é dvddo em sub-frames de 55 bytes, e cada sub-frame corresponde a uma mensagem que deve ser codfcada ou decodfcada paralelamente, como fo descrto no capítulo. O módulo responsável por fornecer os dados para o decodfcador deve ser capaz de realzar esta tarefa a uma freqüênca de Mhz e bts por cclo de clock. Portanto, a replcação dos módulos, tanto do codfcador quanto do decodfcador, é obrgatóra, pos cada módulo pode tratar um dado de 8 bts por cclo.. Multplcador Genérco Para GF m m Para realzar o produto de dos símbolos arbtráros do campo de Galos, onde m representa o tamanho em bts destes símbolos, pode-se fazer o uso de um dos dversos crcutos multplcadores exstentes. O tpo mas comum de multplcador utlza LFR, ou regstrador de deslocamento com realmentação lnear [7]. Este tpo mostra-se bastante smples e econômco, porém efetua o produto sequencalmente em m cclos de relógo o que conduz a baxo desempenho. endo o desempenho um dos requstos deste trabalho, pos a taxa de njeção de dados no codfcador e decodfcador é muto alta, se decdu utlzar um multplcador que execute sua computação espacalmente ao nvés de sequencalmente. Incalmente utlzou-se multplcadores mplementados em tabela. Porém, esta alternatva se mostrou dspendosa, pos requer uma ocupação de área demasada grande. endo a área também um dos prncpas requstos deste trabalho, recorreu-se ao uso do multplcador genérco, organzado de manera celular, descrto em [7]. A únca vantagem do multplcador mplementado em tabela é a velocdade de processamento, porém enquanto este utlza 8 blocos lógcos para

31 uma multplcação por constante, um multplcador celular utlza apenas. Para uma multplcação genérca utlza-se blocos lógcos para um multplcador mplementado em tabela, enquanto que um celular utlza. Este multplcador é composto de uma matrz de m células combnaconas dêntcas conectadas entre s em cadea. Na Fgura 7 observa-se a célula e o multplcador juntamente com suas lnhas, ou regstradores, de entrada e saída. Fgura 7 Multplcador Genérco para GF 8. A entradaa e a entradab são conectadas, respectvamente, no snal a das células da prmera lnha e no snal b das células da prmera coluna do multplcador. Por exemplo, o sétmo bt da entradaa é propagado para todas as células da prmera coluna, o sexto bt para todas da segunda coluna, e assm por dante. Ocorre da mesma forma com a entradab. O sétmo bt é propagado para todas as células da prmera lnha, o sexto bt pra todas da segunda lnha, etc. O snal y da prmera célula permanece sempre conectado em, assm como os snas z de todas as células da prmera lnha e da ultma coluna. Exste anda, na célula, um snal de entrada denomnado f, que permanece constante, utlzado para determnar polnômo prmtvo do Campo de Galos que será usado no multplcador. A prmera lnha reproduz o polnômo entradab7 entradaax. Os coefcentes gerados em y são propagados para z, uma coluna à esquerda e uma lnha abaxo, deslocando o resultado do produto um bt à esquerda, produzndo o polnômo entradab7 x entradaax. Esta operação é análoga a um cclo de deslocamento no LFR correspondente. Na prmera coluna, as saídas y de cada célula são conectados nas entradas y da célula medatamente abaxo representando o snal de feedback do LFR. Isto reduz o termo x m usando x m f f x... fm- x m-. O polnômo entradab entradaax é adconado na segunda lnha sendo então produzdo outro polnômo: [entradab7 x entradaa7 entradab entradaax] mod fx. Isto é feto lnha após lnha até que o produto saídax entradaax entradabx mod fx seja propagado para os snas y de todas as células da últma lnha.

32 . Codfcador A Fgura 8 mostra o esquemátco do codfcador desenvolvdo neste trabalho. Por motvos de espaço não fo possível representar todos os regstradores e multplcadores utlzados no cálculo dos símbolos de pardade, mas como podemos ver, a estrutura é bastante smlar com a arqutetura apresentada na Fgura 5. Fgura 8 Arqutetura do codfcador desenvolvdo. No caso específco da recomendação G.79, são necessáros regstradores de 8 bts para armazenar os valores temporáros dos símbolos de pardade e por conseqüênca, multplcadores são utlzados para realzar o cálculo. É mportante observar que as multplcações realzadas nesta etapa sempre são por constantes, que equvalem aos coefcentes do polnômo gerador da recomendação G.79. Os coefcentes do polnômo gerador, dervados da equação, são apresentados na equação. g x 9 x x 8 7 x x 9 x 5 x 9 8 x x 9 x x 9 x x 9 x 7 x 5 x A forma de onda apresentada na Fgura 9 mostra o níco do funconamento do codfcador. Fgura 9 Iníco do processo de codfcação. 5

33 O codfcador possu duas entradas prncpas: vald e nput. O snal vald, quando em nível lógco, ndca que os dados de 8 bts presentes no snal nput são dados váldos e devem ser utlzados para o cálculo de pardade. As duas entradas são armazenadas nos regstradores vald_reg e nput_reg. Este armazenamento sncronza as entradas aos regstradores rs_regsters evtando-se um camnho combnaconal entre a entrada nput com os multplcadores. O regstrador rs_regsters é subdvddo em regstradores de 8 bts que armazenam os valores temporáros para o cálculo dos símbolos pardade. Cada regstrador é almentado pela soma de seu regstrador vznho com a multplcação do snal feedback pelo respectvo coefcente do polnômo gerador. Durante o recebmento dos dados váldos, enquanto o snal vald estver em, o codfcador apenas repassa os dados da entrada dretamente para a saída do crcuto através do snal output. Após 9 cclos de clock com o snal vald em, os bytes de pardade correspondentes ao pacote recebdo encontram-se armazenados em rs_regsters. Nos cclos de clock seguntes estes dados são envados para a saída como mostra a forma de onda apresentada na Fgura. Fgura Envo dos símbolos de pardade. Como podemos observar na Fgura, medatamente após a transção de vald para, o snal feedback passa a ser e a saída recebe o últmo byte de rs_regsters, que é deslocado a cada cclo de clock, de manera que todos os símbolos contdos nos regstradores são envados para a saída e os regstradores do módulo são zerados.. Decodfcador Como vmos no capítulo anteror, o processo de decodfcação Reed-olomon é muto mas complexo que a codfcação, sendo realzado em dversas etapas. Por este motvo, o crcuto

34 responsável pela decodfcação possu dversos sub-módulos, e dversas mplementações possíves de realzar. Uma arqutetura proposta em [8] possu bascamente as mesmas característcas da arqutetura alvo deste trabalho, sendo utlzada como base para a comparação de outras arquteturas. Bascamente o decodfcador possu três blocos prncpas, são eles: a undade de cálculo das síndromes, o soluconador da Equação Chave, que relacona as síndromes aos polnômos localzador e avalador de erros, o algortmo de busca das localzações e dos valores de erros. A undade de cálculo da síndrome é responsável por verfcar se as raízes do polnômo gerador são as mesmas raízes da mensagem recebda, vsta como um polnômo. No caso do R55,9 a mensagem recebda é vsta como um polnômo de grau 55, e se não tver erros, as raízes deste polnômo são as mesmas do polnômo gerador. No caso de uma mensagem recebda com erros, as raízes do polnômo gerador, aplcadas como entrada da mensagem recebda, geram um conjunto não nulo de síndromes, que correspondem ao padrão de erro nserdo na mensagem e podem ser relaconadas com o polnômo localzador de erros e com o polnômo avalador de erros através da segunte equação: t Λ Ω mod x Onde representa o conjunto de síndromes, Λ representa o polnômo localzador de erros e Ω, o polnômo avalador de erros. A equação é normalmente denomnada pela lteratura de Equação Chave, pos ela é a etapa prncpal e mas complexa etapa do processo de decodfcação. Dversos métodos de mplementação em hardware para resolvê-la foram propostas. O algortmo de Berlekamp-Massey e o algortmo Eucldeano são os mas efcentes para resolver este problema [9]. O algortmo Eucldeano é mas smples que o algortmo de Berlekamp-Massey e possu estrutura mas regular e escalável, entretanto, necessta mas blocos lógcos para ser mplementado devdo ao emprego de dvsão polnomal [8]. O algortmo orgnal de Berlekamp-Massey não tem mas sdo utlzado em mplementações atuas devdo a sua estrutura rregular e por possur um camnho crítco mas longo [], o que não possblta freqüêncas de clock muto elevadas. Algumas modfcações no algortmo orgnal de Berlekamp-Massey permtem estruturas mas regulares e camnho crítco mas curto, porém utlzam mas multplcadores de campo fnto [], o que acaba consumndo mas blocos lógcos. Em [] e [] são propostas arquteturas para mplementar o algortmo orgnal de Berlekamp-Massey. Essas mplementações utlzam um módulo de dvsão de campos fntos, composto por um módulo nversor e um multplcador. Já nas mplementações propostas em [], [], [] e [5], são utlzados algortmos modfcados do Berlekamp-Massey, sem o uso de nversores, porém utlzam t multplcadores contra t do algortmo orgnal. As mplementações propostas em [9] e [] utlzam varações do algortmo Eucldeano para resolver a Equação Chave. 7

35 Na últma etapa da decodfcação, os polnômos obtdos através da solução da Equação Chave são utlzados para determnar as localzações e os valores dos erros através de dos algortmos, denomnados Chen search e Forney. A saída do últmo módulo possu o padrão de erro nserdo na mensagem recebda, desde que esta mensagem não possua mas de t erros. Para se obter a mensagem decodfcada é necessáro armazenar a mensagem recebda até que o decodfcador processe esta mensagem e gere o padrão de erro, para sso é necessáro utlzar uma memóra organzada em estrutura de fla. O tamanho desta memóra depende do tempo de processamento dos componentes do decodfcador. A Fgura mostra o dagrama de blocos do decodfcador desenvolvdo. Fgura Arqutetura do decodfcador R55,9 desenvolvdo. As seções a segur detalharão as estruturas nternas de cada bloco desenvolvdo... Undade de Cálculo da índrome Por defnção um vetor de síndromes para o R55,9 é calculado da segunte manera: 5 j 5 j r x j Neste trabalho, o hardware utlzado para calcular o vetor de síndromes possu regstradores que armazenam os valores ntermedáros do cálculo. Cada regstrador é realmentado pela soma da entrada do crcuto com a multplcação de seu própro valor por uma das raízes do polnômo gerador. Dessa manera, o cálculo da síndrome acontece de forma recursva segundo a equação abaxo: r r 5 x 5 r 5 x 5... r x... r5 r5 r5... r r r 8

36 Onde r representa a mensagem recebda, r representa um dos símbolos da mensagem e, um dos valores da síndrome. O recebmento da mensagem acontece do coefcente de grau maor até o coefcente de grau menor. Assm, a síndrome leva n cclos de clock para ser calculada, neste caso 55, pos o vetor de síndromes só estará pronto após o recebmento de r. É mportante observar que o cálculo da síndrome através da equação é equvalente ao cálculo pela equação, sendo que a últma é mas natural para mplementação em hardware, pos possu estrutura regular e dsponblza o vetor de síndromes sem latênca adconal ao fnal do recebmento de uma mensagem. Fgura Arqutetura do bloco desenvolvdo para o cálculo da síndrome. Novamente por motvos de espaço não fo possível representar todos os regstradores do módulo, porém, através da Fgura é possível observar que a sua estrutura é regular. O módulo possu bascamente duas entradas, uma entrada de 8 bts que recebe seralmente os símbolos da mensagem recebda, e um snal denomnado clear, que deve fcar um cclo de clock atvo para lmpar os regstradores do módulo e ndcar o níco de uma nova mensagem. A saída do módulo é o vetor de síndromes, que possu snas de 8 bts, sendo que cada um destes snas representa uma síndrome. O snal clear deve ser gerado pelo framer com um ntervalo de no mínmo 55 cclos de clock entre dos pulsos, caso contráro o decodfcador não funconará corretamente. O decodfcador Reed-olomon é organzado em forma de um ppelne e a undade de cálculo da síndrome é seu prmero estágo. Portanto, é necessáro armazenar as síndromes 9

37 calculadas a cada níco de mensagem, caso contráro seu valor será perddo. O vetor de síndromes é armazenado pelo módulo segunte, Berlekamp-Massey, que utlza este vetor para realzar sua operação. A forma de onda apresentada na fgura a segur lustra o funconamento do módulo de cálculo da síndrome. Fgura Funconamento do módulo de cálculo da síndrome. Esta fgura mostra o térmno do cálculo do vetor de pardade de uma mensagem e o níco do cálculo para outra mensagem. O snal nput fca atvo durante o envo do prmero byte da segunda mensagem. Neste nstante, os valores presentes nos regstradores do módulo, representados contêm a síndrome correta da prmera mensagem recebda, sendo os demas valores, apenas resultados ntermedáros. No cclo de clock segunte, todos os regstradores recebem o valor de nput para ncar o cálculo da síndrome para a próxma mensagem. A partr desta forma de onda é possível conclur que a prmera mensagem recebda possu erros, pos o vetor de síndromes calculado é dferente de zero. Para facltar o entendmento da estrutura de ppelne, também nsermos na Fgura o snal nterno do módulo Berlekamp-Massey responsável pelo armazenamento da síndrome. Podemos ver que este vetor recebe os valores presentes nos regstradores das síndromes no momento em que o snal clear está atvo. Como podemos ver, os valores do vetor de síndromes armazenados pelo módulo Berlekamp-Massey são todos dferentes de zero, o que ndca a presença de erros na mensagem recebda... Módulo Berlekamp-Massey Dada à necessdade de replcação do hardware, escolheu-se utlzar o algortmo de Berlekamp-Massey para realzar a solução da equação chave, pos este é o que consome menos área e é o mas utlzado na lteratura estudada. A únca desvantagem que deverá ser analsada é a

38 questão da freqüênca de operação que se obterá com este crcuto, pos seu camnho crítco é mas longo se comparado a mplementações baseadas no algortmo Eucldeano.... O Algortmo de Berlekamp-Massey O algortmo de Berlekamp-Massey é um método teratvo que funcona a partr da dentdade de Newton, que relacona a síndrome com os coefcentes do polnômo localzador de erros, apresentada na equação a segur: v j Λ j j v, v,..., t Esta equação descreve os coefcentes do polnômo localzador de erros de menor grau possível, dado um conjunto de síndromes. Para que esta fórmula funcone, é precso encontrar os coefcentes Λ j que gerem a seqüênca já conhecda de síndromes,,... t []. O grau do polnômo localzador de erros deve ser equvalente ao número de erros, e seus coefcentes devem ser condzentes com as síndromes observadas. Através do algortmo de Berlekamp-Massey, encontram-se os coefcentes do polnômo localzador de erros que produzem a seqüênca completa de síndromes {,,..., t } por sucessvas modfcações em um polnômo exstente, se necessáro, produzndo seqüêncas cada vez mas longas. Inca-se com um polnômo que pode produzr apenas e verfca-se se este polnômo é capaz de produzr {,}, caso seja capaz, não é necessáro modfcá-lo. e o polnômo que produz, não pode produzr uma seqüênca mas longa, é necessáro determnar os novos coefcentes que produzrão esta seqüênca. Procedendo-se desta manera, determna-se um polnômo que é capaz de produzr a seqüênca {,,..., k- } e determna-se se este polnômo também é capaz de produzr {,,..., k }. A cada estágo, as modfcações são fetas no polnômo localzador de erros de manera que ele tenha o menor grau possível, de manera que ao fnal do algortmo teremos o polnômo de menor grau capaz se gerar a seqüênca completa de síndromes. Para construr o polnômo localzador de erros a partr de cálculos sucessvos, é necessáro defnr uma notação para representar Λ em dferentes estágos do algortmo. Defnndo L k como o tamanho do polnômo produzdo no estágo K, podemos ter a segunte expressão: Λ... k k k Lk Λ x Λ L x 5 k Este polnômo é denomnado polnômo de conexão no estágo k, e ndca o polnômo capaz de gerar a seqüênca {,,..., k }. upondo um polnômo de conexão no estágo k-, denotado por Λ k-, capaz de produzr a seqüênca {,,..., k- }. Verfca-se se este polnômo também é capaz de produzr k da segunte manera:

39 Λ k L k k k ˆ Caso Ŝ k seja gual à k, não é necessáro atualzar o polnômo Λ k-, que passa a ser Λ k, e L k L k-. Caso contráro, exste uma dscrepânca assocada com Λ k-, que é calculada através da equação a segur: Λ Λ ˆ k L k k k L k k k k k k d 7 Neste caso atualza-se o polnômo de conexão usando a segunte fórmula: x A m l k k Λ Λ Λ 8 Onde A é um elemento do campo, que será defndo a segur, e Λ m- é o últmo polnômo de conexão assocado a uma dscrepânca não nula, antes de ser alterado. Utlzando o novo polnômo de conexão, é possível calcular uma nova dscrepânca da segunte manera: Λ Λ Λ ' m k k L l k m L k k L k k k A d 9 endo lk-m, ou seja, a dferença entre o estágo atual e últmo estágo que o polnômo de conexão fo modfcado, e relaconado a equação 9 com a defnção de dscrepânca apresentada na equação 7, temos a segunte expressão: m L m m d A A m Λ 5 e A-d m -. d k, resumndo a equação 9, obtemos: ' m k m k k d d d d d 5 Logo, o novo polnômo de conexão, calculado a partr de 8, produz a seqüênca {,,..., k } sem dscrepânca. A segur apresentaremos o algortmo completo de Berlekamp-Massey, em pseudocódgo, conforme descrto em [7].

40 Entradas:,,..., N Incalzação: L Grau atual do polnômo de conexão cx Polnômo de conexão atual px Polnômo de conexão antes da últma alteração l k-m, quantdade de cclos sem alteração de cx d m Ultma dscrepânca antes da alteração d dscrepânca atual calculada for k to N L d k c k calcula a dscrepânca fd não altera o polnômo cx ll elsfl>k then não muda o grau do polnômo cx - cxcx-d.d m.x l.px atualza cx ll; else txcx cxcx-d.d m -.x l.px Lk-L pxtx d m d l end end... Implementação do Berlekamp-Massey Incalmente mplementamos o algortmo orgnal de Berlekamp-Massey, pos sua área é menor que a mplementação do algortmo modfcado. O capítulo a segur va analsar os requstos de área e freqüênca para este módulo. A estrutura do módulo Berlekamp-Massey mplementado é apresentado na Fgura. Fgura Implementação do módulo Berlekamp-Massey. Este bloco representa o segundo estágo do ppelne de decodfcação e mplementa o algortmo apresentado na seção anteror. A forma de onda a segur lustra o funconamento da parte nferor do módulo desenvolvdo.

41 Fgura 5 Funconamento da parte nferor do módulo Berlekamp-Massey. O regstrador s_x é responsável por armazenar todo o vetor de síndromes no momento em que o cálculo estver concluído, no caso quando clear for gual a. O regstrador s_reg, é subdvddo em 9 regstradores, sendo que no prmero cclo de clock após o recebmento da síndrome, o prmero regstrador recebe o prmero valor do vetor de síndromes. Nos demas cclos, este regstrador recebe os valores de síndrome de acordo com o estágo do algortmo, denotado pelo contador reg_k. Os demas regstradores de s_reg recebem sempre o valor de seu antecessor. Esta organzação é feta para mplementar o cálculo da dscrepânca, apresentado na equação 7. O regstrador c_reg, é subdvddo em 8 regstradores, que representam os coefcentes de x à x 8 do polnômo Λ, pos o coefcente de x será sempre. Por este motvo, o prmero regstrador de deslocamento das síndromes não é multplcado por nenhum dos coefcentes de c_reg, mas seu valor é lavado em conta no somatóro para o cálculo da dscrepânca, como podemos observar na Fgura. A dscrepânca também pode ser observada na Fgura 5 através do snal reg_dn. Podemos observar que quando reg_k é gual a 5, o resultado da dscrepânca é zero, e a partr deste momento o polnômo Λ não sofre mas alterações. Isto sgnfca que com 7 coefcentes não nulos de Λ, é possível prever todo vetor de síndromes, e neste caso podemos conclur que as síndromes recebdas correspondem a uma mensagem com 7 erros. Para contnuar a lustrar o funconamento do módulo Berlekamp-Massey, apresentaremos uma forma de onda que mostra o funconamento da parte superor do módulo, nclundo a atualzação do polnômo temporáro e o cálculo de dvsão.

42 Fgura Funconamento da parte superor do módulo Berlekamp-Massey. O snal reg_dn, como vmos anterormente, é o resultado do cálculo da dscrepânca. A cada dos cclos de clock, caso a dscrepânca seja dferente de zero, o valor de reg_dn é armazenado no regstrador reg_ds. Toda vez que um valor dferente de dscrepânca é armazenado em reg_ds, o grau do polnômo Λ é alterado. O snal mult_out contém o resultado da dvsão de reg_ds por reg_dn, que é mplementada através da nversão do valor presente em reg_ds, multplcado por reg_dn. O resultado da nversão de reg_ds pode ser observado no snal reg_d. Esta operação é feta para determnar a constante A, conforme as equações 5 e 5. O regstrador b_reg é subdvddo em 8 regstradores de byte, sendo atualzado através da rotação de seus valores toda vez que o grau do polnômo Λ, representado por c_reg, não seja alterado. Caso contráro, o regstrador b_reg recebe os valores de c_reg, nclundo a constante que é omtda nesta mplementação para economa de recursos. O últmo regstrador de b_reg é ncalzado em e os demas em zero. Isto acontece porque após o prmero cclo, com a rotação dos valores, apenas o prmero regstrador tem o valor, e a prmera atualzação do regstrador c_reg deve acontecer em seu prmero regstador. Todos os valores do regstrador c_reg são ncalzados com zero. Este regstrador é atualzado através da multplcação de b_reg por mult_out, que representa a dvsão de reg_dn por reg_ds, somado de seu própro valor, mplementando a equação descrta na equação 8. Quando o contador reg_k atngr o valor, o cálculo do polnômo localzador de erros estará completo. Uma vez que tenhamos o polnômo localzador de erros, o polnômo avalador de erros, responsável por ndcar os valores dos erros, pode ser calculado faclmente através da equação. O mesmo hardware utlzado para calcular Λ pode ser reconfgurado para calcular 5

43 Ω, para sso utlza-se uma pequena máquna de estados de controle. A Fgura 7 apresenta o dagrama de estados de controle do módulo. IDLE clear ' ready< ' store comp_l reg_8 reg_k comp_v clear_ syn Fgura 7 Máquna de controle do módulo Berlekamp-Massey. Ao receber um snal de clear, a máquna passa para o estado comp_l. Neste estado é realzado o cálculo do polnômo localzador de erros em cclos de clock. Após este tempo, o estado passa a ser clear_syn, onde os regstradores de deslocamento da síndromes são zerados para o cálculo do polnômo avalador de erros. Após o estado clear_syn, a máquna passa dretamente para o estado comp_v, onde é feto o cálculo do polnômo avalador de erros, em 8 cclos. Após este período, a máquna fca um cclo no estado store, onde ndca para os módulos seguntes que os polnômos estão calculados. A fgura a segur mostra como é feto o calculo do polnômo avalador de erros. Fgura 8 Cálculo do polnômo avalador de erros.

44 Como podemos ver na Fgura 8, tendo c_reg calculado, basta deslocar as síndromes novamente que a cada cclo de clock teremos em reg_dn um dos coefcentes do polnômo avalador de erros. Ao fnal do cálculo dos 8 coefcentes do polnômo gerador, o módulo Berlekamp-Massey gera um snal de ready, alertando aos módulos seguntes a fnalzação do cálculo dos polnômos... Chen earch e Forney Os módulos Chen search locaton, Chen search value e Forney Algorthm pertencem ao últmo estágo do processo de decodfcação Reed-olomon e operam paralelamente. Neste estágo, nca-se o processo de correção de erro. Uma vez que o polnômo Λ está calculado, o módulo Chen search locaton é utlzado para achar suas raízes. O algortmo Chen search avala um determnado polnômo para todos os 55 elementos não nulos do campo GF 8. No caso do polnômo localzador de erro, se Λ - sgnfca que exste um erro no -ésmo byte recebdo. A Fgura 9 apresenta a arqutetura do módulo chen search locaton. bm_ready nput CHIEN EARCH LOCATION mux_sel lambda_x chen_regs x lambda_x x lambda_x chen_regs chen_regs x lambda_x x lambda_x chen_regs chen_regs5 x lambda_x5 5 x lambda_x chen_regs chen_regs7 x 8 lambda_x7 7 x lambda_x chen_regs result result_odd Fgura 9 Arqutetura do módulo Chen earch Locaton. Podemos observar que a estrutura deste módulo é bastante regular. Bascamente temos 8 células contendo um regstrador, um multplcador e um multplexador. Cada célula calcula um 7

45 valor ntermedáro para um dos coefcentes do polnômo Λ, esses valores são todos somados, nclusve levando em conta a constante, que corresponde sempre ao coefcente de x, e o resultado é Λ -. Cada regstrador funcona como um acumulador. Incalmente os regstradores recebem os coefcentes do polnômo localzador de erros. No cclo segunte os regstradores passam a ser realmentados pelo seu própro valor multplcado por, onde representa o grau do coefcente do polnômo que cada regstrador está calculando. Através desta operação é possível calcular Λ, Λ, Λ e assm sucessvamente, graças a matemátca de campos fntos. Tomando como exemplo o otavo coefcente do polnômo localzador de erros, denotado por Λ 8, teremos após um cclo de clock, no regstrador chen_reg7 o resultado de Λ 8 8, que equvale a Λ 8 x 8 com x. No cclo de clock segunte o conteúdo deste regstrador passa a ser Λ 8 8 8, que é gual a Λ 8 8, ou seja, Λ 8 x 8 quando x. Este é o método utlzado pelo algortmo chen search para avalar um dado polnômo para todos elementos de um campo fnto. Podemos ver também na Fgura 9, além da saída result, uma outra saída denomnada result_odd. O valor vsualzado nesta saída corresponde apenas à soma dos resultados dos coefcentes de grau mpar, e é utlzado para ajudar a encontrar o valor do erro, uma vez que result seja zero. A título de nformação apresentaremos também, na Fgura, a arqutetura do módulo chen search value. bm_ready nput CHIEN EARCH VALUE mux_sel omega_x chen_regs x omega_x omega_x chen_regs chen_regs x omega_x x omega_x chen_regs chen_regs5 x 5 omega_x5 x omega_x chen_regs chen_regs7 x 7 omega_x7 x omega_x chen_regs result Fgura Arqutetura do módulo Chen earch Value. 8

46 Como podemos observar, a estrutura deste módulo é pratcamente gual à estrutura do Chen earch Locaton. A prmera dferença é que neste módulo não temos a soma da constante para gerar o resultado. A segunda está no fato de que o prmero regstrador não possu realmentação, pos o prmero coefcente no polnômo avalador de erros corresponde a x, que é varável, ao contraro do polnômo localzador de erros. O restante do processo de cálculo dos resultados de Ω -, onde Ω denomna o polnômo avalador de erros, ocorre da mesma manera que o cálculo de Λ -, conforme descrto anterormente. É mportante observar que o valor calculado por este módulo, vsualzado no snal result, não representa o valor do erro no nstante em que Λ -. O valor do erro deve ser encontrado através da segunte expressão: e Ω Λ' 5 Pela teora de campos fntos a segunte gualdade é válda: Λ odd x Λ ' 5 x Logo, para achar o valor do erro utlza-se a equação a segur: e Ω Λ odd 5 Esta equação é mplementada pelo módulo Forney Algorthm, que recebe os resultados dos módulos Chen search value e Chen search locaton e gera o valor de correção para ser adconado ao pacote recebdo, neste caso corrgndo os erros da mensagem recebda. A Fgura mostra a estrutura do módulo que mplementa esta equação. Fgura Estrutura do módulo Forney Algorthm. Este é bascamente um crcuto combnaconal que detecta quando o snal l_result é gual a zero e coloca na saída o valor do erro calculado. O valor de erro é calculado pela dvsão do snal v_result pelo snal l_result_odd. Esta dvsão também é mplementada através de um crcuto nversor e um multplcador, a exemplo do cálculo feto no módulo Berlekamp-Massey. Caso o snal l_result seja dferente de zero, sgnfca que não há erros na posção atual da mensagem 9

47 recebda, logo a saída do módulo deve ser zero, pos esse valor será sempre somado ao valor atual da mensagem, como pode ser vsto na Fgura. Na Fgura será apresentada uma forma de onda que lustra o funconamento dos módulos Chen search locaton, Chen search value e Forney Algorthm. Fgura Funconamento do últmo estágo de decodfcação. Ao receber um snal de ready do módulo Berlekamp-Massey, o polnômo Λ é armazenado pelo módulo Chen earch Locaton através do snal lambda_x, e o polnômo Ω é armazenado pelo Chen earch Value, através do snal omega_x. Após o armazenamento dos polnômos, o snal mux_sel fca atvo por um cclo de clock, de manera que os coefcentes dos polnômos entram nos regstradores dos módulos para ncar o cálculo dos valores de erro. No cclo segunte nca-se o processo de correção de erros. Neste exemplo, os erros foram nserdos no níco da mensagem para facltar a vsualzação do processo de correção. Podemos observar que a partr do tercero valor de l_result, após o níco do cálculo, temos 7 resultados guas à zero, o que ndca que temos uma rajada se 7 erros na mensagem recebda. Os valores dos erros, calculados pelo módulo Forney Algorthm, podem ser observados no snal correcton. Para realzar a correção de erros corretamente, a mensagem recebda deve ser armazenada até que os valores de erro comecem a ser calculados. O snal nput_d possu a mensagem recebda já com o atraso nserdo pelos estágos anterores do decodfcador. Através da soma dos valores de erros encontrados com a mensagem atrasada, se obtém a mensagem decodfcada, que é apresentada no snal output e é a saída do decodfcador.

48 .. Vsão Geral do Decodfcador Nas seções anterores apresentamos detalhadamente o funconamento de cada um dos módulos que compõem o decodfcador. Entretanto, alguns aspectos não são observados quando estudamos os módulos separadamente. Para dar uma déa mas geral do funconamento do decodfcador, apresentaremos uma forma de onda que lustra alguns destes aspectos. Fgura Vsão geral do funconamento do decodfcador. Podemos observar na Fgura as três latêncas prncpas do decodfcador Reed- olomon desenvolvdo. A latênca número corresponde ao tempo total de processamento do decodfcador. ão computados, ao todo, 8 cclos de clock da entrada do prmero byte de uma mensagem até a saída deste byte já decodfcado. A latênca número corresponde ao tempo de cálculo da síndrome. Este tempo é de 55 cclos de clock, que correspondem ao recebmento de uma mensagem completa. A tercera latênca representada na Fgura é relatva ao módulo Berlekamp-Massey, e esta corresponde a 8 cclos de clock. Contando a latênca de 55 cclos adconada pelo cálculo da síndrome, mas os 8 cclos correspondentes à resolução da equação chave pelo módulo Berlekamp-Massey, e levando em conta o tempo que os módulos seguntes têm para armazenar os polnômos e adconá-los em seus regstradores antes de ncar o cálculo, chega-se no total de 8 cclos de latênca. É mportante observar que os dados são recebdos sempre em rajada pelo decodfcador, não há ntervalo entre os pacotes de 55 bytes. Dessa manera, o módulo que calcula a síndrome está sempre em funconamento. Como podemos observar, o únco módulo que fca ocoso durante o processo de decodfcação é o Berlekamp-Massey, pos ele recebe um vetor de síndromes a cada 55 cclos, e resolve a equação chave em apenas 8 cclos. Esta stuação abre precedentes para

49 dferentes mplementações deste algortmo, que podem aprovetar esta sobra de tempo para se obter alguma vantagem, em troca de um pequeno aumento na latênca total do decodfcador.

50 5 Valdação do Codfcador e Decodfcador Neste capítulo será reportada a valdação do codfcador e decodfcador Reed-olomon apresentados neste trabalho. A prmera parte desta valdação tem como objetvo verfcar a correta funconaldade dos módulos através da smulação dos mesmos. A segunda parte compreende esta mesma smulação acrescda dos tempos de atraso gerados pela ferramenta de síntese. Isso torna a verfcação mas precsa e mas perto da realdade. A tercera e últma parte dz respeto à valdação em hardware dos referdos módulos. 5. Valdação Funconal Para efetuar a smulação dos módulos utlzou-se a ferramenta Modelm E Plus de versão.f da empresa Mentor Graphcs Corp. Fo crado um testbench para mplementar uma estrutura capaz de gerar os estímulos necessáros para ambos os módulos. Para verfcar a funconaldade dos módulos, recorreu-se à vsualzação dos seus snas nas formas de ondas, ou waveforms, geradas pelo software de smulação. Na Fgura pode-se observar de forma sucnta a estrutura crada para a smulação. tb.vhd subframe.txt CODIFICADOR error.txt DECODIFICADOR Fgura Estrutura de smulação do codfcador e decodfcador. Esta estrutura gera os snas de reset, clock, vald, clear_syn além do snal nput. Para envar os dados aos módulos, recorreu-se ao uso de dos arquvos texto: subframe.txt, que contém dversos sub-frames do padrão G.79 OTN, e error.txt que é utlzado para permtr a nserção de erros em quasquer posções dos sub-frames. Tas arquvos possuem o mesmo formato: dos caracteres em hexadecmal por lnha. Ou seja, é ldo e envado aos dos módulos um byte por cclo de relógo. Na Fgura 5 apresenta-se o formato dos dos arquvos texto. Esses arquvos foram gerados através de um software, desenvolvdo no contexto deste trabalho, denomnado fecgen. Este software fo mplementado pelos autores e realza o cálculo da pardade a partr da geração aleatóra de sub-frames. Os resultados obtdos nesta ferramenta foram valdados a partr da comparação com ferramentas dsponblzadas na nternet, tas como o schfra [8] e a bbloteca de FEC desenvolvda por Phl Karn [9].

51 Através do seu snal nput, são envados ao codfcador os 9 bytes referentes a um subframe sem o campo de FEC. Após a fnalzação do envo destes bytes, verfca-se a valdade do novo FEC gerado. Isto é feto comparando-o com o FEC gerado pelo software fecgen. Na Fgura verfca-se a valdade do FEC gerado pelo codfcador. Fgura 5 Arquvos texto subframe.txt e error.txt. Fgura Verfcação do FEC gerado pelo codfcador.

52 Ao decodfcador são envados 55 bytes de um sub-frame completo. No snal nput do decodfcador é mplementada uma porta lógca OU exclusvo que recebe os bytes dos dos arquvos texto possbltando a nclusão de erros. A valdação ocorre verfcando se tas erros são corrgdos no snal de saída do decodfcador. Na Fgura 7 encontramos a forma de onda demonstrando a correção dos erros adconados em um sub-frame. Fgura 7 Erros do sub-frame corrgdos no decodfcador. Os módulos não foram testados exaustvamente, porém, foram fetos dversos testes para verfcar o funconamento dos mesmos em seus lmtes. Além de erros adconados em posções aleatóras, foram nserdos erros em rajada no nco e no fm dos sub-frames, onde a possbldade de falhas é mas elevada. Também realzou-se testes com apenas um erro por sub-frame em locas dstntos e testes com mas de um erro, nclundo a presença de 8 erros, que é a capacdade máxma de correção da arqutetura desenvolvda. Após a fnalzação dos módulos, nenhuma falha fo verfcada nos testes realzados. 5. Valdação Funconal com Tempos de Atraso A ferramenta IE de versão 9. da lnx Inc. permte, após a síntese físca, crar os dos arquvos necessáros para a smulação com tempos de atraso. Um dos arquvos, de nome tmesm.vhd, contém o mapeamento dos blocos lógcos, que são utlzados para a mplementação do codfcador e decodfcador no FPGA, nclundo nformações de posconamento e roteamento. O outro arquvo, de nome tmesm.sdf, contém os valores dos tempos de atraso de todos os blocos lógcos utlzados no tmesm.vhd. Estes dos arquvos são utlzados em uma nova smulação na ferramenta Modelsm, permtndo uma verfcação mas acurada dos módulos. Toda a estrutura de teste e modo de valdação permanecem os mesmos da smulação anteror. Na Fgura 8 podemos 5

53 observar, a título de exemplo, uma smulação do codfcador com todos os atrasos nserdos pelas portas e pelos fos utlzados na síntese realzada. Fgura 8 mulação com atraso do codfcador R no dspostvo CVF-. Nesta smulação utlzamos um clock de MHz para lustrar o tempo de cálculo dos valores ntermedáros de pardade. Podemos ver a transção do snal de entrada vald e respectvamente, um cclo de clock após, a transção do snal nterno vald_reg, ndcando o fm do cálculo de pardade. A partr desta transção não há mas atrasos por cálculos e a pardade calculada é envada para a saída. Como podemos ver, exstem lnhas vertcas na fgura que ndcam ntervalos de 5 nanossegundos, sendo que estas concdem com as transções do clock. O processamento de todos os multplcadores presentes na arqutetura pode ser observado no snal mult_out. É possível observar que exste um pequeno ntervalo de tempo entre a subda do snal de clock e o níco do cálculo realzado pelos multplcadores. Este tempo corresponde à propagação do snal de entrada até a saída do regstrador nput_reg, acrescdo ao tempo de establzação do snal feedback mas o atraso dos fos. Podemos ver também que a saída de todos os multplcadores estão establzadas antes da descda do clock, sendo que o tempo de cálculo, após a establzação do snal feedback, é de aproxmadamente, nanossegundos. Para lustrar o camnho crítco deste módulo, apresentamos também na Fgura 8 o snal q_xor9, que é uma das saídas das portas OR exstentes no codfcador, sendo este o últmo resultado que deve estar estável antes de uma nova borda de clock para garantr o funconamento do crcuto. Como podemos ver, este snal se establza em menos de 5 nanossegundos após a subda do clock, garantndo o funconamento do crcuto a MHz com certa folga. 5. Valdação em Hardware Após a valdação em nível de smulação, é realzada a valdação em hardware dos módulos codfcador e decodfcador Reed-olomon. Para tanto, utlzou-se a plataforma de prototpação DN8kPCI [] da empresa The Dn Group Inc. Esta plataforma possu um FPGA lnx Vrtex CVF- e um FPGA lnx partan C que é utlzado somente para o controle e nterconexão dos dversos dspostvos exstentes. O controlador PCI Qucklogc 5 é compartlhado entre os dos FPGA. Exstem, portanto, dos modos de transferênca de dados entre o barramento PCI e a Vrtex. O prmero, e

54 que não será utlzado aqu, é o acesso dreto fazendo uso de DMA e nterrupção. O segundo é o acesso por ntermédo da partan utlzando uma estrutura crada pela The Dn Group denomnada ManBus []. 5.. ManBus A estrutura ManBus emprega o paradgma mestre-escravo e consste bascamente de um software denomnado AETest, onde exstem duas funções báscas de transferênca de dados, e de dos módulos de hardware. O prmero módulo, MB_target.v, é responsável por receber as transções requstadas através das duas funções, mb_wrte e mb_read, escrta e letura respectvamente. Estas requsções são solctadas ao segundo módulo, slave.v, que por sua vez realza a comuncação com o hardware sob teste mb_wrte e mb_read As funções de transferênca de dados, mb_wrte e mb_read, são bastante smples de se utlzar no software AETest. Abaxo se encontra a sntaxe das duas funções ctadas. mb_wrte unt addr, unt data nt mb_read unt addr Na função mb_wrte o parâmetro data, de bts, é o dado que se deseja envar ao FPGA. Nas duas funções o parâmetro addr, também de bts, possu o formato lustrado abaxo. fpga escravo endereço 8 7 O prmero campo, denomnado fpga, é utlzado para seleconar o FPGA entre todos os dsponíves. No caso da plataforma DN8kPCI que possu somente um FPGA este campo deve ser sempre gual a. O segundo campo é destnado à seleção do módulo escravo slave.v desejado. Este campo possu um tamanho de quatro bts e, portanto é possível utlzar até escravos. O últmo campo, endereço, é utlzado para endereçar alguma estrutura nterna do módulo escravo, como um banco de regstradores, por exemplo MB_target.v e lave.v Como comentado anterormente, o módulo MB_target é responsável por receber as transações de escrta e letura do mestre, no caso o software AETest, e solctá-las ao módulo escravo slave.v. A Fgura 9 demonstra a nterface de comuncação do MB_target.v. 7

55 MB [:] MB_target.v MB_sel MB_wrte_strobe MB_read_strobe MB_address [:] MB_data_n [:] MB_data_out [:] MB_done Fgura 9 Interface de comuncação do módulo MB_target. Através do snal MB, que é conectado dretamente no FPGA partan, são recebdos os dados provenentes do barramento PCI. O restante dos snas são responsáves pelo protocolo de comuncação entre o módulo MB_target.v e o módulo slave.v. O snal MB_sel nca a requsção. Os snas MB_wrte_strobe e MB_read_strobe ndcam se a requsção é de escrta ou letura, respectvamente. O endereço a ser acessado no slave.v é solctado através de MB_address. Para a transferênca dos dados das requsções são utlzadas os snas MB_data_n e MB_data_out. Após o térmno de cada requsção, o escravo deve ndcá-lo através de MB_done. A Fgura demonstra a nterface de comuncação do módulo slave.v. MB_sel MB_wrte_strobe MB_read_strobe MB_address [:] MB_data_n [:] MB_data_out [:] MB_done lave.v data_vald data_n [:] Fgura Interface de comuncação do módulo slave. No slave.v, além dos snas do protocolo de comuncação, exstem anda os snas data_vald e data_n. Através destes snas são entregues os dados ao hardware sob teste. O snal data_vald ndca novo dado de bts no snal data_n oftware AEtest O software AETest deve ser alterado para realzar a transferênca de dados entre o computador e o FPGA. A segur, apresentamos algumas lnhas de códgo que demonstram a utlzação das funções mb_wrte e mb_read. scanf"%",&dado_escrto; mb_wrte 5, dado_escrto; Neste exemplo, solcta-se prmero o dado a ser escrto. Após, a função mb_wrte o escreve no endereço do escravo 5, que por sua vez encontra-se no FPGA. dado_ldomb_read 5 ; prntf"dado ldo: % do FPGA.", dado_ldo; 8

56 Já neste exemplo, a função mb_read retorna o mesmo dado que fo escrto anterormente pela função mb_wrte, ou seja, o dado do endereço, do escravo 5, do FPGA. Abaxo se encontra a função mplementada para o presente trabalho. Tal função é utlzada no software AETest e tem por objetvo ler dados de um arquvo texto e envá-los ao FPGA. f!p fopen"packet.txt","r" { prntf"erro! Arquvo nexstente!\n"; } else { quad_byte; num_byte; } whle!feofp { fscanfp,"%",&byte; quad_bytebyte; fnum_byte< { quad_byte<<8; num_byte; } else { //send quad_byte mb_wrte mb_wrtemb_fpga_c x, quad_byte; num_byte; quad_byte; } } fclose p; Os códgos-fonte do software AETest podem ser complados em dversos sstemas operaconas, nclundo Lnux, olars, M-Dos e as dversas versões do Mcrosoft Wndows. Neste trabalho utlzou-se o sstema operaconal Mcrosoft Wndows P e o complador do Vsualtudo 5. A DnGroup dsponblza scrpts para facltar a tarefa de complação. Para utlzá-los é necessáro crar um dretóro de trabalho onde se copará todos os arquvos do códgo-fonte do AETest. Após, é necessáro defnr no arquvo Makefle o sstema operaconal que será utlzado. O trecho que deverá ser alterado é representado abaxo: # set target operatng system, defne ONE of the followng DETO WIN_WDM #DETO WINNT #DETO WIN98 #DETO DO_PHARLAP #DETO DO_DJGPP #DETO LINU #DETO OLARI Feto sso, executa-se o termnal Vsual tudo 5 Command Prompt, apresentado na Fgura. Deve-se alterar o dretóro presente para o dretóro de trabalho crado por exemplo, 9

57 C:\Aetest\aetest. Após, deve-se dgtar o comando nmake. O executável aetest_wdm.exe será crado. Fgura Executando o termnal Vsual tudo 5 Command Prompt. 5.. Estrutura de Teste Para a valdação em hardware, fo necessára a cração de uma estrutura de teste capaz de receber os bytes dos sub-frames provenentes do barramento PCI e envá-los ao codfcador e decodfcador. Os módulos foram testados e valdados separadamente na plataforma de prototpação. A estrutura crada pode ser observada de forma smplfcada na Fgura. MAINBU software AETest subframe.txt chpscope Barramento PCI CVF PCI Qucklogc 5 partan fpga.v MB_target.v slave.v FM_IN CODIFICADOR OU DECODIFICADOR DN8kPCI Fgura Estrutura de teste para valdação em hardware. 5