Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
|
|
- Eliana Chagas Rosa
- 6 Há anos
- Visualizações:
Transcrição
1 Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 30/novembro/ [3 pontos] Dado o programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto para as lnhas 3, 6 e 8 dele. Ince por computar o endereço onde cada nstrução começa anotando este na coluna correspondente. Note que o endereço ncal do trecho, em hexadecmal é 0x Cudado com os pressupostos de geração de códgo para deslocamentos em cada nstrução, bem como com a possbldade de exstênca de pseudo-nstruções no trecho, e sua correspondênca com nstruções reas. Número de Lnha Rótulo Instrução Endereço ncal do códgo objeto 1 loop3: blez $t2,endl3 0x lw $t1,0($s2) 3 beq $t0,$t1, rstflag 4 addu $s2,$s2, 4 5 addu $t2,$t2, -1 6 j loop3 7 rstflag: l $t9,0 8 endl3: beq $t9,$zero,loop3 Códgo objeto 2. (3,0 pontos) Verdadero ou Falso. Abaxo aparecem 10 afrmatvas. Marque com V as afrmatvas verdaderas e com F as falsas. Se não souber a resposta correta, dexe em branco, pos cada resposta correta vale 0,3 pontos, mas cada resposta ncorreta desconta 0,2 pontos do total postvo de pontos. Não é possível que a questão produza uma nota menor do que 0 pontos. a) ( ) O códgo objeto 0x do MIPS corresponde a uma nstrução beq que quando saltar, o faz necessaramente para uma nstrução que está três nstruções antes (acma) deste beq. b) ( ) Dos processadores da famíla x86 da Intel, o Pentum-Pro e o Pentum-II possuem barramentos de dados de 32 bts e barramentos de endereços de 36 bts. Como o endereçamento de memóra destes processadores é a byte, seu mapa de memóra é de 64 Ggabytes. c) ( ) Suponha que o regstrador $t0 do MIPS contém o valor 0xFFFFFFFF. Dado este fato, executar a nstrução addu $t0,$t0,2 ou a nstrução and $t0,$t0,0x1 tem como resultado escrever exatamente o mesmo valor fnal em $t0. d) ( ) O modo de endereçamento pseudo-absoluto no MIPS usa um campo de 26 bts para referencar um endereço do mapa de memóra deste processador. Assm, este modo permte referencar qualquer endereço de uma regão correspondente a 1/32 (um 32 avos) de todo o mapa de memóra do MIPS. e) ( ) A nstrução add $t1,$zero,0xfffe seguda da nstrução or $t0,$t0, $t1 dexa em $t0 um número negatvo. f) ( ) A codfcação lb $t0,xuxu corresponde não a uma nstrução do MIPS, mas a uma pseudonstrução equvalente a duas nstruções reas do processador. g) ( ) Uma nstrução no MIPS sempre referenca explctamente de 1 a 3 operandos. h) ( ) Se a área de dados de um programa em lnguagem de montagem do MIPS é composta por uma cadea de 399 caracteres ASCIIE declarada com a dretva.ascz e um vetor de 150 nteros armazenado na forma mas natural oferecda pelo processador, esta área necessta de exatamente bytes para seu armazenamento. ) ( ) Suponha que se executa um programa MIPS com a sequênca de nstruções lu $t0,0xd000; slt $t1,$t0,$zero; beq $t1,$zero,xuxu. Assuma que o rótulo xuxu não se refere à nstrução medatamente após a nstrução beq desta sequênca. A nstrução executada após executar o beq será aquela assocada à posção de memóra dentfcada pelo rótulo xuxu, e não a que segue o beq. j) ( ) No MIPS o códgo objeto da nstrução jalr $k0,$t8 é 0x0300D009.
2 comparador Memóra de Instruções RALU=d_address ALU Memóra de Dados ads _nt D_H D_ 3. [4 pontos] Consdere a organzação do bloco de dados multcclo, que dá suporte à execução de um subconjunto da arqutetura do conjunto de nstruções do MIPS. Consdere também como realzadas as modfcações necessáras nesta organzação para dar suporte à nstrução LH, smlar a nstrução usada no trabalho TP3 deste semestre. Responda às questões abaxo. Máquna de Estados wreg wpc rw whlo walu ce wmdr bw pc=_address dtpc I/ salta_n PC wpc pc=_address Decodfcação npc=_out= nc_pc +4 [15:11] [25:21] _IN==_OUT nstructon [25:0] end_dv AdWP DataWP AdRP1 R1 DataRP1 Banco de Regstradores EXT SINAL << & [25:0] & 00 EXT ZERO end_mul add RESULT RIN DataRP2 AdRP2 R2 wreg npc cte_m DIV MULT op1 op2 quocente resto produto(63 downto 32) produto(31 downto 0) whlo H whlo outalu RALU walu salta_n= salta= salta_out H ce rw bw a) [1 ponto] Marque no desenho acma e/ou descreva com palavras todos os camnhos do bloco de dados efetvamente usados pela nstrução LH, Offset(). Isto sgnfca marcar e/ou descrever em texto todos os camnhos por onde passa nformação útl relevante à execução da nstrução, ou seja, dados e snas de controle que esta nstrução realmente necessta manpular durante sua execução. b) [1 ponto] Dga qual operação é executada pela undade lógca-artmétca (ALU) no tercero cclo de relógo da nstrução LH, Offset(), justfcando sua resposta. c) [1 ponto] No processo de execução da nstrução LH, Offset() exste alguma modfcação de hardware necessára no bloco de dados (BD) do processador? Se sm, explque qual. Em qualquer caso, explque os motvos que levam à modfcação ou não do BD. d) [1 ponto] Suponha que se deseja modfcar o processador para poder executar esta nstrução em apenas 4 cclos de relógo. Descreva a modfcação do bloco de dados que podera vablzar esta otmzação. Lsta de assocação de números e mnemôncos para os regstradores do MIPS Número (Decmal) Nome Número (Decmal) Nome 0 $zero 16 $s0 1 $at 17 $s1 2 $v0 18 $s2 3 $v1 19 $s3 4 $a0 20 $s4 5 $a1 21 $s5 6 $a2 22 $s6 7 $a3 23 $s7 8 $t0 24 $t8 9 $t1 25 $t9 10 $t2 26 $k0 11 $t3 27 $k1 12 $t4 28 $gp 13 $t5 29 $sp 14 $t6 30 $fp 15 $t7 31 $ra x & data[7:0] data rw ce wmdr
3 Prova P4/PS Aluno: Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans 30/novembro/2016 Gabarto 1. [3 pontos] Dado o programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto para as lnhas 3, 6 e 8 dele. Ince por computar o endereço onde cada nstrução começa anotando este na coluna correspondente. Note que o endereço ncal do trecho, em hexadecmal é 0x Cudado com os pressupostos de geração de códgo para deslocamentos em cada nstrução, bem como com a possbldade de exstênca de pseudo-nstruções no trecho, e sua correspondênca com nstruções reas. Número de Lnha Rótulo Instrução Endereço ncal do códgo objeto Códgo objeto 1 loop3: blez $t2,endl3 0x lw $t1,0($s2) 0x c 3 beq $t0,$t1, rstflag 0x x addu $s2,$s2, 4 0x addu $t2,$t2, -1 0x j loop3 0x C 0x A 7 rstflag: l $t9,0 0x endl3: beq $t9,$zero,loop3 0x x1320FFF8 Solução da Questão 1 Partndo do endereço ncal dado, geram-se os endereços de quatro em quatro para cada lnha do programa. A segur, pode-se gerar o códgo objeto das nstruções solctadas. a) (1,0 ponto) Lnha 3: beq $t0, $t1, rstflag. O formato da nstrução beq é: beq rs,rt, label 0x4 rs rt offset Número de bts/campo: O códgo objeto é então: (4 em ses bts) concatenado com o endereço do no banco ($t0=8 ou em bnáro), concatenado com o endereço do no banco, ($t1=9), concatenado com o offset. Segundo a defnção da arqutetura, este é o valor de 16 bts que corresponde à dstânca, em nstruções, da lnha abaxo do beq até a lnha do rótulo rstflag ou seja, 3, ou em bnáro Juntando os 32 bts ( ) e traduzndo-os de 4 em 4 em valores hexadecmas, obtém-se 0x , no endereço da memóra de nstruções 0x b) (1,0 ponto) Lnha 6: j loop3. O formato da nstrução j é: j label 2 address Número de bts/campo: 6 26 O códgo objeto é então: (2 em ses bts) concatenado com um valor de 26 bts, que corresponde ao bts 27 a 2 do endereço do rótulo loop3. Como loop3 está na lnha cujo endereço assocado é 0x , basta pegar os bts 27 a 2 deste valor de 32 bts. Juntando os 32 bts, tem-se ( ) e traduzndo-os de 4 em 4 em valores hexadecmas, obtém-se 0x A, no endereço da memóra de nstruções 0x C. c) (1,0 pontos) Lnha 8: beq $t9, $zero, loop3. O formato da nstrução beq é: beq rs,rt, label 0x4 rs rt offset Número de bts/campo: O códgo objeto é então: (4 em ses bts) concatenado com o endereço do no banco ($t9=25 ou em bnáro), concatenado com o endereço do no banco, ($zero=0), concatenado com o offset. Segundo a defnção da arqutetura, este é o valor de 16 bts que
4 corresponde à dstânca, em nstruções, da lnha abaxo do beq até a lnha do rótulo loop3. Como loop3 está antes desta lnha o valor é negatvo, e va ser -8, ou em bnáro Juntando os 32 bts ( ) e traduzndo-os de 4 em 4 em valores hexadecmas, obtém-se 0x1320FFF8, no endereço da memóra de nstruções 0x Fm da Solução da Questão 1 2. (3,0 pontos) Verdadero ou Falso. Abaxo aparecem 10 afrmatvas. Marque com V as afrmatvas verdaderas e com F as falsas. Se não souber a resposta correta, dexe em branco, pos cada resposta correta vale 0,3 pontos, mas cada resposta ncorreta desconta 0,2 pontos do total postvo de pontos. Não é possível que a questão produza uma nota menor do que 0 pontos. Solução da Questão 2 a) (F) O códgo objeto 0x do MIPS corresponde a uma nstrução beq que quando saltar, o faz necessaramente para uma nstrução que está três nstruções antes (acma) deste beq. Falso. Trata-se de um beq, pos os ses prmeros bts de 0x são , que é o opcode do beq. Contudo, o deslocamento (offset) está nos 16 últmos bts do códgo objeto, e vale 0x0003, um número postvo. go, o salto é para baxo e não para cma. b) (V) Dos processadores da famíla x86 da Intel, o Pentum-Pro e o Pentum-II possuem barramentos de dados de 32 bts e barramentos de endereços de 36 bts. Como o endereçamento de memóra destes processadores é a byte, seu mapa de memóra é de 64 Ggabytes. Verdadero, pos com 36 bts no barramento de endereços o mapa terá 2 * 36=64Gga endereços. Como cada endereço contém 1 byte (endereçamento a byte) o tamanho do mapa é 64Gbytes. c) (V) Suponha que o regstrador $t0 do MIPS contém o valor 0xFFFFFFFF. Dado este fato, executar a nstrução addu $t0,$t0,2 ou a nstrução and $t0,$t0,0x1 tem como resultado escrever exatamente o mesmo valor fnal em $t0. Verdadero. O valor ncal em $t0 é -1 em complemento de 2. Ora somar 2 a -1 gera em $t0 o valor 1. Por outro lado, a nstrução and com uma máscara 1 em 16 bts usa extensão de 0 para gerar 1 em 32 bts. O and deste valor com qualquer cosa gera em $t0 um valor onde todos os bts são zero, exceto o bt 0 que é uma cópa do bt 0 do valor orgnal, que era 1. Isto va gerar o mesmo número 0x em $t0. d) (F) O modo de endereçamento pseudo-absoluto no MIPS usa um campo de 26 bts para referencar um endereço do mapa de memóra deste processador. Assm, este modo permte referencar qualquer endereço de uma regão correspondente a 1/32 (um 32 avos) de todo o mapa de memóra do MIPS. Falso. Os 26 bts são sempre concatenados com dos bts 00 à dreta e com os 4 bts mas sgnfcatvos do PC à esquerda. Assm o número de endereços abrangdos é 2*26, que corresponde a 1/64 do mapa de memóra. Contudo, os endereços sempre são múltplos de 4. Assm estes 1/64 dos endereços vão de 4 em 4 em uma regão de tamanho total de 1/16 do mapa de memóra. e) (V) A nstrução add $t1,$zero,0xfffe seguda da nstrução or $t0,$t0, $t1 dexa em $t0 um número negatvo. Verdadero. A add usa extensão de snal. Assm, ela coloca em $t1 o resultado da soma 0x (conteúdo de $zero)+0xfffffffe(0xfffe com snal estenddo)=0xfffffffe. Ao se fazer o or do valor em $t1 com o que quer que exsta em $t0, todos os bts que estão em 1 de $t1 ou em $t0 fcarão em 1. go, dependendo do conteúdo ncal de $t0, apenas um de dos valores pode resultar escrto em $t0: 0xFFFFFFFE ou 0xFFFFFFFF, e ambos são números negatvos. f) (V) A codfcação lb $t0,xuxu corresponde não a uma nstrução do MIPS, mas a uma pseudonstrução equvalente a duas nstruções reas do processador. Verdadero. Como não fo especfcado um deslocamento, será gerada uma nstrução lu para carregar a parte alta do endereço xuxu em $at e este será o regstrador base do lb, que terá como deslocamento a parte baxa do endereço xuxu. As duas nstruções são lu $at,parte alta de xuxu; lb $t0, parte baxa de xuxu($at). g) (F) Uma nstrução no MIPS sempre referenca explctamente de 1 a 3 operandos. Falso. Um contra-exemplo é a nstrução syscall, que não tem operandos explíctos. h) (V) Se a área de dados de um programa em lnguagem de montagem do MIPS é composta por uma cadea de 399 caracteres ASCIIE declarada com a dretva.ascz e um vetor de 150
5 nteros armazenado na forma mas natural oferecda pelo processador, esta área necessta de exatamente bytes para seu armazenamento. Verdadero. Usando a dretva ascz, uma cadea ocupa exatamente um caracter a mas que o texto que ela referenca, devdo ao acréscmo automátco do caractere NULL para ndcar o fm da cadea. O formato mas natural para representar nteros no MIPS é usar a dretva.word, que reserva 32 bts ou 4 bytes por numeral ntero. Assm, a área de dados necessára é *4=1000 bytes. ) (F) Suponha que se executa um programa MIPS com a sequênca de nstruções lu $t0,0xd000; slt $t1,$t0,$zero; beq $t1,$zero,xuxu. Assuma que o rótulo xuxu não se refere à nstrução medatamente após a nstrução beq desta sequênca. A nstrução executada após executar o beq será aquela assocada à posção de memóra dentfcada pelo rótulo xuxu, e não a que segue o beq. Falso. A nstrução lu dexa em $t0 o valor 0xD , que corresponde a um número negatvo em complemento de 2, pos seu bt 31 é 1. go, a nstrução slt, que faz uma comparação de valores consderando os mesmos como nteros escreve em $t1 o valor 0x , pos $t0 é menor que 0. Fnalmente, a condção do beq será falsa, e não há salto. j) (V) No MIPS o códgo objeto da nstrução jalr $k0,$t8 é 0x0300D009. Verdadero. O formato da nstrução jalr usada aqu é: jalr rd, rs 0x0 rs 0 rd 0 9 Número de bts/campo: O códgo objeto é então: (0 em ses bts) concatenado com o endereço do rs no banco ($t8=24 ou em bnáro), concatenado com 5 bts em 0, concatenado com o endereço do rd no banco, ($k0=26), concatenado com 5 bts em 0 e concatenado com (9 em ses bts). Juntando os valores dos ses campos tem-se ( ). Agrupando os bts de 4 em 4 obtém-se o códgo objeto no formato desejado, que é 0x0300D009. Fm da Solução da Questão 2 3. [4 pontos] Consdere a organzação do bloco de dados multcclo, que dá suporte à execução de um subconjunto da arqutetura do conjunto de nstruções do MIPS. Consdere também como realzadas as modfcações necessáras nesta organzação para dar suporte à nstrução LH, smlar a nstrução usada no trabalho TP3 deste semestre. Responda às questões abaxo. Máquna de Estados wreg wpc rw whlo walu ce wmdr bw pc =_address dtpc I/ salta_n PC wpc pc= _address Decodfcação npc =_OUT= nc_pc +4 M emóra de Instruções [15:11] [25:21] _IN= =_OUT nstructon EXT SINAL [25:0] end_dv ads AdWP DataWP AdRP1 R1 DataRP1 Banco de R egstradores << & [25:0] & 00 EXT ZERO end_mul add RESULT RIN DataRP2 AdRP2 R2 wreg npc cte_m DIV MULT op1 op2 quocente resto produto(63 downto 32) ALU c omparador D_H D_ produto(31 downto 0) whlo H whlo outalu RALU walu salta_n= salta= salta_out H RALU=d_ address ce rw bw Memóra de Dados x & data[7:0] data _nt rw ce wmdr Sg_extend(Data( 15 downto 0))
6 a) [1 ponto] Marque no desenho acma e/ou descreva com palavras todos os camnhos do bloco de dados efetvamente usados pela nstrução LH, Offset(). Isto sgnfca marcar e/ou descrever em texto todos os camnhos por onde passa nformação útl relevante à execução da nstrução, ou seja, dados e snas de controle que esta nstrução realmente necessta manpular durante sua execução. b) [1 ponto] Dga qual operação é executada pela undade lógca-artmétca (ALU) no tercero cclo de relógo da nstrução LH, Offset(), justfcando sua resposta. c) [1 ponto] No processo de execução da nstrução LH, Offset() exste alguma modfcação de hardware necessára no bloco de dados (BD) do processador? Se sm, explque qual. Em qualquer caso, explque os motvos que levam à modfcação ou não do BD. d) [1 ponto] Suponha que se deseja modfcar o processador para poder executar esta nstrução em apenas 4 cclos de relógo. Descreva a modfcação do bloco de dados que podera vablzar esta otmzação. Solução da Questão 3 a) (1,0 ponto). Ver desenho. Depos da busca da nstrução, os bts 25:21 do são usados para endereçar a Porta de letura 1 do banco de regstradores, o que provoca a recuperação de uma valor do banco, que é colocado no regstrador. Este valor va para a entrada superor da ALU. Na entrada nferor da ALU chega o deslocamento, provenente dos bts 15:0 do, que passa pelo bloco de extensão de snal, o regstrador e dos multplexadores. A ULA soma estes valores, gerando o endereço de letura que é envado à memóra ao ser armazenado no regstrador RALU. A memóra é lda e o dado no endereço gerado é mandado de volta ao processador. Na entrada do processador, usa-se apenas os 16 bts nferores do dado de 32 bts ldo, que tem seu snal estenddo para gerar um valor de 32 bts. Este é então armazenado no regstrador. Para fnalzar, o conteúdo do é escrto no banco, no regstrador endereçado pelos bts 20:16 do (endereço do regstrador ). b) (1,0 ponto). A operação executada é uma soma, conforme explcado no tem a). c) (1,0 ponto). Sm, é necessáro acrescentar um módulo que faça a extensão de snal dos 16 bts nferores do barramento de dados (snal data(15 downto 0). A saída deste módulo consttu uma tercera entrada do mux que gera a entrada do regstrado. O mux em questão deve obvamente ser modfcado também. d) (1,0 ponto). Isto é faclmente realzado, embora tenha um custo em termos de desempenho. Uma solução é fazer com que a saída do novo módulo de extensão de snal não vá para o mux que gera a entrada do, e sm para o mux que gera o snal result. Claro que o bloco de controle deve ser modfcado para gerar os snas de controle de acordo. Fm da Solução da Questão 3
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 28/junho/2017 1. [3 pontos] Dado o trecho de programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans MULTICICLO syscall space syscall addiu 1. .data 2.
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 30/novembro/2017 1. (3,5 pontos). Assumndo uma frequênca de relógo de 200 MHz para a organzação MIPS MULTICICLO
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 24/junho/2016 1. [3 pontos] Dado o programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto para as
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans 0x
Prova P4/PS Dscplna: Organzação de Computadores-EC Professor: Ney Laert Vlar Calazans Aluno: 30/novembro/2018 1. [3 pontos] Dado o trecho de programa em lnguagem de montagem do MIPS abaxo, gere códgo objeto
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Comparador Memóra de Instruções RALU=d_Address ALU Memóra de Dados ads _nt 11111 D_H D_ Prova P2 Dscplna: Organzação de Computadores Professor: Ney Laert Vlar Calazans Aluno: 21/junho/2018 1. [3,5 pontos].
ALU. Ciclo de Relógio. de Dados. Memória. Instruções. Memória de. Máquina de Estados DIV. Decodificação M11 NPC MDR RESULT. npc=npc_out=npc.
Comparador Memóra de Instruções RALU=d_Address ALU Memóra de Dados ads _nt 11111 D_H D_ Prova P2 Dscplna: Organzação de Computadores Professor: Ney Laert Vlar Calazans Aluno: 21/novembro/2017 1. [3,5 pontos].
MIPS_Monociclo. instruction instr add AdWP. wreg instruction. Memória de
Prova P2 Dscplna: Organzação Computadores Professor: Ney Laert Vr Cazans Aluno: 20/novembro/2018 1. [3,0 pontos] Assumndo uma frequênca relógo 200MHz para a organzação MIPS monocclo estudada em au (e com
Número de Linha. Código objeto
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 25/novembro/2015 1. [3 pontos] Dado o trecho de programa em linguagem de montagem do MIPS abaixo, gere
66 [2] 0x x c
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/setembro/2015 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 27/junho/2014 1. [3 pontos] Dado o programa em linguagem de montagem do MIPS abaixo, gere código objeto
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans. Lista de associação de números e mnemônicos para os registradores do MIPS
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/abril/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 26/junho/2013 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Dicas: Nas linhas 7 e 8 as constantes imediatas são especificadas como caracteres ASCIIE, o que é aceito pelo montador MARS.
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 15/setembro/2016 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
[1] $2,$0,$3 105 [2] 0x004000e8
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2017 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/abril/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 19/abril/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 22/abril/2009 Valor das questões: 1) 3 pontos 2) 3 pontos 3) 4 pontos 1. O fragmento de
O PROCESSADOR MULTICICLO MIPS_S
V 2.1 - De: 23/novembro/2016 por Ney Calazans - 1 - Organzação de Computadores O PROCESSADOR MULTICICLO MIPS_S 1 CARACTERÍSTICAS GERAIS DA ARQUITETURA MIPS A arqutetura MIPS é do tpo load-store, ou seja,
1: 2: 2, [1] [2] 0x x3c011001
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 13/setembro/2013 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
1: 2: 2, [1] [2] 0x x001f8021 $16,$0,$31 13 [3] 0x x
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2012 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans lui+ori syscall 1. .text 2. main: $s0, string 3.
Prova P4/PS Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 30/novembro/2012 1. (4 pontos) Assumindo uma frequência de relógio de 500 MHz para a organização MIPS multiciclo
Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans .data 0x1E20FFF9 seis palavras da memória de programa
Prova G2 Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 07/dezembro/2012 1. (3,0 pontos) Verdadeiro ou Falso. Abaixo aparem 10 afirmativas. Marque com V as afirmativas
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009
Prova P1 Aluno Disciplina: Organização e Arquitetura de Computadores II Professores: Fabiano Hessel e Ney Calazans 07/outubro/2009 Valor das questões: 1) 4 pontos 2) 3 pontos 3) 3 pontos 1. Montagem/Desmontagem
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 17/abril/2018 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
1. uins.ce <= '1' when i=sw or i=lw else '0'; 2. uins.rw <= '0' when i=sw else '1'; 3. uins.wreg <= '0' when i=sw else '1';
Prova P2 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 4/novembro/215 Para realizar a prova, refira-se à proposta de organização MIPS monociclo vista em aula. O desenho
SSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
SÉRIE DE PROBLEMAS: CIRCUITOS DE ARITMÉTICA BINÁRIA. CIRCUITOS ITERATIVOS.
I 1. Demonstre que o crcuto da Fg. 1 é um half-adder (semsomador), em que A e B são os bts que se pretendem somar, S é o bt soma e C out é o bt de transporte (carry out). Fg. 1 2. (Taub_5.4-1) O full-adder
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 16/junho/2017 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama blocos
Sistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
ARQUITECTURA DE COMPUTADORES
RQUITETUR DE OMPUTDORES º Sére de Problemas Undade de Processamento. s saídas dos regstos R, R, R, R estão lgadas através de multplexers 4-para- à entrada de um quto regsto R4. Os regstos tem oto bts.
Disciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans
Prova G2 isciplina: Organização de Computadores-EC Professor: Ney Laert Vilar Calazans Aluno: 5/julho/213 1. (2, pontos) Abaixo é dado um código em linguagem de montagem do MIPS. iga em uma frase o que
Organização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Sistemas de Computação Gabarito - Lista 2
Sistemas de Computação 2005.2 Gabarito - Lista 2 1. a) Resposta: CPI=0,5 X 7 + 0,3 X 4 + 0,15 x 6 + 0,05 X 3=3,5 + 1,2 + 0,9 + 0,15=5,75 Tempo de execução=5,75 X 500 X 1.000.000 x 10-9 = 28,75 x 10-1 =2,875
Organização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 4
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 4 Nome Nº Turma: Data: / / Professor 10.º Ano Classfcação Apresente o seu racocíno de forma clara, ndcando todos os cálculos que tver de efetuar e todas
Infraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
ção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Exercícios resolvidos (aula de 4 de Maio) Resolução:
Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma
SSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
CONCEITOS INICIAIS DE ESTATÍSTICA MÓDULO 2 DISTRIBUIÇÃO DE FREQÜÊNCIA - ELEMENTOS Prof. Rogério Rodrigues
CONCEITOS INICIAIS DE ESTATÍSTICA MÓDULO DISTRIBUIÇÃO DE FREQÜÊNCIA - ELEMENTOS Prof. Rogéro Rodrgues I) TABELA PRIMITIVA E DISTRIBUIÇÃO DE FREQÜÊNCIA : No processo de amostragem, a forma de regstro mas
Sistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Relembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
X Y Z A B C D
29) A seguinte tabela verdade corresponde a um circuito combinatório de três entradas e quatro saídas. Obtenha a tabela de programação para o circuito em um PAL e faça um diagrama semelhante ao apresentado
instruction uins.i add AdWP instruction Memória de ext_sinal ext_0
Prova P2 Disciplina: Organização Computadores Professor: Ney Laert Vilar Calazans Aluno: 18/novembro/2016 Para realizar a prova, refira-se à proposta organização MIPS monociclo vista em aula. O diagrama
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 2
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 2 Nome Nº Turma: Data: / / Professor 10.º Ano Classfcação Apresente o seu racocíno de forma clara, ndcando todos os cálculos que tver de efetuar e todas
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Relembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Arquitetura de Computadores
MEE Mestrado Integrado em Engenhara Electrótecnca e de omputadores rqutectura de omputadores 5-6 rqutetura de omputadores º Sére de Problemas Undade de Processamento. s saídas dos regstos R, R, R, R estão
Notas Processos estocásticos. Nestor Caticha 23 de abril de 2012
Notas Processos estocástcos Nestor Catcha 23 de abrl de 2012 notas processos estocástcos 2 O Teorema de Perron Frobenus para matrzes de Markov Consdere um processo estocástco representado por um conunto
Infraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é
1. A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro
Nível Máquina Formatos de Instruções
Nível Máquina Formatos de Instruções IA32 e MIPS AC1 11ª aula Formatos de Instruções 1 Stored Program Concept As instruções são números, armazenados em memória, que são descodificados pela Unidade de Controlo
Especificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
a) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização. Resposta:
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
datapath adrt adrd uins.i ext_sinal ext_0
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 9/novembro/212 Para realizar a prova, refiram-se as propostas organização MIPS monociclo e multiciclo vistas em aula.
Computador Cleópatra
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Computador Cleópatra Interface Hardware e Software Alexandre Amory Edson Moreno 2 / 9 Nas Aulas Anteriores Vimos como descrever e implementar circuitos combinacionais
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 3
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 3 Nome Nº Turma: Data: / / Professor 10.º Ano Classfcação Apresente o seu racocíno de forma clara, ndcando todos os cálculos que tver de efetuar e todas
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 1
FICHA de AVALIAÇÃO de MATEMÁTICA A 10.º Ano Versão 1 Nome Nº Turma: Data: / / Professor 10.º Ano Classfcação Apresente o seu racocíno de forma clara, ndcando todos os cálculos que tver de efetuar e todas
UCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Arquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
3 Algoritmos propostos
Algortmos propostos 3 Algortmos propostos Nesse trabalho foram desenvolvdos dos algortmos que permtem classfcar documentos em categoras de forma automátca, com trenamento feto por usuáros Tas algortmos
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Conjunto de Instruções MIPS Parte I
Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Parte I Prof. Sérgio Adaptado dos slides de Sistemas Processadores do Prof. Frank Torres - UFMG O que aprenderemos hoje? Barramento
Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans
Prova P2 isciplina: Organização Computadores Professor: Ney aert Vilar Calazans luno: 12/junho/2013 Para realizar a prova, refiram-se às propostas organização MIPS monociclo e multiciclo vistas em aula.
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Caminho de Dados Slide 1 Sumário Introdução Convenções Lógicas de Projeto Construindo um Caminho de Dados O Controle da ULA Projeto da Unidade de Controle Principal
Programação Dinâmica. Fernando Nogueira Programação Dinâmica 1
Programação Dnâmca Fernando Noguera Programação Dnâmca A Programação Dnâmca procura resolver o problema de otmzação através da análse de uma seqüênca de problemas mas smples do que o problema orgnal. A
http://www.ic.uff.br/~boeres/fac.html! Conteúdos: Debora, Edcarllos, livros! slides disponíveis!
http://www.ic.uff.br/~boeres/fac.html! 1 Conteúdos: Debora, Edcarllos, livros! slides disponíveis! Unidade central de Processamento realiza operações básicas codificadas em 0s e 1s instrução contém código
Índice. Exemplo de minimização de estados mais complexo. estados
Sumáro Método da tabela de mplcações para mnmzar estados. Atrbução de códgos aos estados: métodos baseados em heurístcas. Índce Exemplo de mnmzação de estados mas complexo Método da tabela de mplcações
Endereçamento e Formato de Instruções
Endereçamento e Formato de Instruções S W Song MAC 412 - Organização de Computadores Endereçamento e Formato de Instruções Veremos: Espaço de endereçamento Formato de instruções Códigos de operação (opcodes)
Guia Rápido MIPS. Tipos de Dados e Formatações
Tipos de Dados e Formatações Guia Rápido MIPS Tipos de Dados: Todas as instruções são de 32 bits Byte = 8 bits Halfword = 2 bytes Word = 4 bytes Um caractere ocupa 1 byte na memória Um inteiro ocupa 1
MODOS DE ENDEREÇAMENTO
UNINGÁ UNIDADE DE ENSINO SUPERIOR INGÁ FACULDADE INGÁ DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO ERINALDO SANCHES NASCIMENTO MODOS DE ENDEREÇAMENTO MARINGÁ 2014 SUMÁRIO 6 MODOS DE ENDEREÇAMENTO...2 6.1 ENDEREÇAMENTO
Infraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
CAPÍTULO 2 DESCRIÇÃO DE DADOS ESTATÍSTICA DESCRITIVA
CAPÍTULO DESCRIÇÃO DE DADOS ESTATÍSTICA DESCRITIVA. A MÉDIA ARITMÉTICA OU PROMÉDIO Defnção: é gual a soma dos valores do grupo de dados dvdda pelo número de valores. X x Soma dos valores de x número de
Implementação da UCP. Construção do caminho de dados Controle Implementação monociclo. Organização de Computadores
Implementação da UCP Construção do caminho de dados Controle Implementação monociclo Conceitos Gerais para Implementação do Processador Conceito de caminho de dados e controle Caminho dos bits de instrução
ARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII
ARQUITECTURA DE COMPUTADORES CAPÍTULO II AULA VII Índice Endereçamento MIPS: 32-bits imediatos; Endereços em branches e jumps; Modos de endereçamento; MARS Exercício 5: Fibonnaci Problema Apesar de instruções
Implementação Multi-Ciclo
Implementação Multi-Ciclo Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 05/06/2012 Reg1 Reg2 Reg n-1 Reg n IMPLEMENTAÇÃO MULTI-CICLO Cada estágio realiza uma parte do trabalho Registradores
Figura 1. Datapath do MIPS Superescalar Especulativo CES SE
Especificação do Projeto Simulador MIPS Superescalar Especulativo CES- 25 Arquiteturas para Alto Desempenho Prof. Paulo André Castro Equipe: até quatro alunos 1. Objetivo Exercitar e fixar conhecimentos
Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Solução Lista de Exercícios Processadores
Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação
SSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
O Processador: Via de Dados e Controle
O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:
Conjunto de Instruções. Prof. Leonardo Barreto Campos 1
Conjunto de Instruções Prof. Leonardo Barreto Campos 1 Sumário Introdução; CISC; RISC; MIPS; Representação de Instruções; SPIM; Prof. Leonardo Barreto Campos 2/58 Sumário Operações Lógicas; Instruções
Implementação de um Subconjunto Multi-Ciclo do Processador MIPS
Implementação de um Subconjunto Multi-Ciclo do Prossador MIPS Fernando Moraes 09/10/2006 Última alteração - Ney Calazans, 23/11/2016 1 Reg1 Reg2 Reg n-1 Reg n ESCRIÇÃO RTL de um HW MULTI-CICLO Cada estágio
ULA. Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade.
PROCESSADOR ULA Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade. ULA Uma ULA típica pode realizar as operações artiméticas: - adição; - subtração; E lógicas: - comparação
Capítulo 24: Potencial Elétrico
Capítulo 24: Potencal Energa Potencal Elétrca Potencal Superfíces Equpotencas Cálculo do Potencal a Partr do Campo Potencal Produzdo por uma Carga Pontual Potencal Produzdo por um Grupo de Cargas Pontuas
a) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 1. Um programa P foi compilado com um compilador
Sistemas Processadores e Periféricos Aula 1 - Revisão
Sistemas Processadores e Periféricos Aula 1 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Redes de Petri. Definições:
Redes de Petr Defnções: Uma Rede de Petr (PN) é m grafo dreto bpartdo o qal tem dos tpos de nós denomnados lgares (qe representam estados) e transções (qe representam eventos). O estado é alterado pelo
CURSO de ESTATÍSTICA Gabarito
UNIVERSIDADE FEDERAL FLUMINENSE TRANSFERÊNCIA o semestre letvo de 010 e 1 o semestre letvo de 011 CURSO de ESTATÍSTICA Gabarto INSTRUÇÕES AO CANDIDATO Verfque se este caderno contém: PROVA DE REDAÇÃO com
Microcontroladores e Interfaces
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo
Prof. Gustavo Oliveira Cavalcanti https://sites.google.com/a/poli.br/professorgustavooc/
Sistemas Digitais Prof. Gustavo Oliveira Cavalcanti gustavooc@poli.br https://sites.google.com/a/poli.br/professorgustavooc/ Conteúdo Programático (Organização e Arquitetura) Arquitetura e história dos
Unidade Central de Processamento UCP (CPU)
Unidade Central de Processamento UCP (CPU)! Arquitetura Convencional (Von Neumann) UCP BARRAMENTO MEMÓRIA PRINCIPAL ENTRADA E SAÍDA ! Visão geral da CPU UC - UNIDADE DE CONTROLE REGISTRADORES A B C D ALU
Curso de extensão, MMQ IFUSP, fevereiro/2014. Alguns exercício básicos
Curso de extensão, MMQ IFUSP, feverero/4 Alguns exercíco báscos I Exercícos (MMQ) Uma grandeza cujo valor verdadero x é desconhecdo, fo medda três vezes, com procedmentos expermentas dêntcos e, portanto,
Faculdade de Computação
Faculdade de Computação Arquitetura e Organização de Computadores 2 1 a Laboratório de Programação MIPS entrega 03/05/2018 Prof. Cláudio C. Rodrigues Problemas: P1) Execute as conversões abaixo: a) Converta
3. INSTRUÇÕES. Instrução é uma palavra da linguagem de máquina. Instruction Set do MIPS ( usado pela NEC, Nintendo, Silicon Graphics e Sony.
3. INSTRUÇÕES Instrução é uma palavra da linguagem de máquina Instruction Set do MIPS ( usado pela NEC, Nintendo, Silicon Graphics e Sony. Operações O MIPS trabalha com 3 operandos. add a,b,c # a b + c