Eletrônica digital. capítulo 1. Teste seus conhecimentos Página 3. Página 7. Página 13

Transcrição

1 capítulo Eletrônica digital Teste seus conhecimentos Página 3. Observe a Figura 2. O nível 5 V do sinal (digital, analógico) também pode ser denominado nível lógico ou (LTO, IXO). 2. Um dispositivo (analógico, digital) é aquele que possui um sinal que varia continuamente no tempo. 3. Observe a Figura 4. entrada do bloco que representa o circuito eletrônico é classificada com um sinal (analógico, digital). 4. Observe a Figura 4. saída do bloco que representa o circuito eletrônico é classificada com um sinal (analógico, digital). 5. Um circuito analógico é aquele que processa sinais analógicos, enquanto um circuito digital processa sinais. ENTRD ircuito eletrônico SÍD Figura 4 Diagrama de blocos de um circuito eletrônico responsável por transformar uma onda senoidal em uma onda quadrada. Página 7 6. Geralmente, circuitos eletrônicos são classificados como analógicos ou 7. Medições de tempo, velocidade, peso, pressão, intensidade luminosa e posição são grandezas (analógicas, digitais) por natureza. 8. Observe a Figura 5. À medida que o nível da água é reduzido, a resistência de entrada aumenta. Isso leva a um(a) (aumento, diminuição) da corrente e a leitura do limnímetro será (maior, menor). 9. Observe as Figuras -5 e -6. Se o reservatório for parte do sistema de abastecimento de água de uma cidade onde as taxas do consumo de água são importantes, o sistema da Figura (-5, -6) será mais apropriado. Marque Verdadeiro (V) ou Falso (F). O motivo mais importante pelo qual circuitos digitais têm se tornado cada vez mais populares é devido à maior simplicidade e rapidez se comparados aos circuitos analógicos. ( ) Página 3. Observe a Figura 7(c). O sinal digital em t 2 é (LTO, IXO), enquanto em t 3 é (LTO, IXO). 2. Observe a Figura 8(a). Quando o botão é liberado (chave aberta), a saída é. 3. Observe a Figura 7(c). O latch antitrepidação é também chamado de flip-flop ou multivibrador. 4. Observe a Figura 8(b). O multivibrador com disparo único utilizado na geração do sinal digital também é chamado de multivibrador 5. Observe a Figura. Um I 555 e diversos componentes discretos são utilizados para gerar uma série de pulsos TTL contínuos. Esse circuito é chamado de clock ou multivibrador. 6. Observe a Figura 2. O circuito temporizador 555 é usado com diversos componentes discretos como (circuito antitrepidação, forma de aumentar a tensão) no botão SW. 7. Observe a Figura 3. O I 742 é utilizado como multivibrador (astável, com disparo único). 8. Observe a Figura 3. O I 742 possui duas saídas (denominadas Q e ) que geram pulsos de saída (complementares, em fase). 9. Observe a Figura 3. O intervalo de duração ou a largura de pulso da saída do multivibrador com disparo único é determinado pelo(s) : a. Intervalo de tempo durante o qual SW permanece fechada. b. Valores dos componentes e R Observe a Figura 4. O circuito com disparo único à esquerda da placa do módulo DT- emite um único pulso a cada vez que o botão é pressionado. Esse circuito também é chamado de multivibrador (astável, monoestável). 2. Observe a Figura 4. O clock único à esquerda da placa do módulo DT- gera uma sequência de pulsos digitais. O clock também é chamado de multivibrador (astável, biestável). 22. Observe a Figura 4. placa do módulo DT- à esquerda apresenta diversos dispositivos de saída. ite pelo menos três desses dispositivos. 23. Observe a Figura 4. placa do módulo DT- à direita possui quais tipos de displays de sete segmentos?

2 Página Observe a Figura 5. Se a entrada possuir nível LTO, o LED (acenderá, não acenderá) porque o diodo está (conduzindo, bloqueado). 25. Observe a Figura 6. Se a entrada possuir nível IXO, o transistor estará (ligado, desligado) e o LED (acenderá, não acenderá). 26. Observe a Figura 7. Se a entrada possuir nível LTO, o LED (inferior, superior) acenderá porque há uma tensão de 5 V aplicada no seu terminal (catodo, anodo), polarizando o diodo diretamente. 27. construída em laboratório da Figura 8 pode ser usada para testar tanto circuitos digitais TTL como 28. Observe a Figura 9 e considere que a tensão de alimentação seja 5 V. Em um circuito TTL, uma tensão de 2,5 V deve ser considerada um nível lógico (LTO, IXO, indefinido). 29. Observe a Figura 9 e considere que a tensão de alimentação seja V. Em um circuito MOS, uma tensão de 2 V deve ser considerada um nível lógico (LTO, IXO, indefinido). Página 9 3. ite dois instrumentos de medição próprios para detectar e medir sinais digitais. 3. Um (gerador de funções, analisador lógico) é um instrumento de laboratório capaz de gerar sinais eletrônicos. Esse instrumento permite variar a tensão, formato e frequência do sinal de saída. 32. Observe a Figura 23. Quantos ciclos são mostrados na tela? 33. Observe a Figura 23. Qual é o tempo de duração de cada ciclo? 34. Observe a Figura 23. Qual é a frequência do sinal de entrada? 35. Observe a Figura 23. Qual é o valor da tensão de pico a pico do sinal de entrada? 36. Observe a Figura 23. O sinal de entrada digital assume nível LTO durante ( ms, ms) e se torna IXO durante (4 ms, 8 ms). LTO HORIZONTL TEMPO DE VRREDUR IXO LOW VERTIL DEFLETION DEFLEXÃO,5,2 2, 5 2, TEMPO/DIVISÃO EM MSEG,2,5 5,5 ENTRD VOLTS/DIVISÃO MODO DE MUDNÇ DE ESTDO UTOMÁTIO Entrada EQUIPMENTO LIGDO SINL DE ENTRD Figura 23 Osciloscópio utilizado no enunciado das questões do Teste. Questões de revisão do capítulo Página 2. Defina os seguintes termos: a. Sinal analógico b. Sinal digital.2 Desenhe um sinal digital que corresponda a uma onda quadrada. Defina os patamares superior e inferior como sendo 5 V e V, respectivamente. ssim, identifique os níveis LTO e IXO, bem como os níveis lógicos e na forma de onda.

3 .3 ite dois dispositivos que empregam circuitos digitais e realizam cálculos matemáticos..4 Observe a Figura 6. O processamento, o armazenamento de dados e a saída desse sistema utilizam principalmente circuitos (analógicos, digitais)..5 Tradicionalmente, a maioria dos aparelhos eletrônicos em geral (TVs, rádios e telefones) empregam circuitos (analógicos, digitais)..6 interferência eletromagnética indesejável em circuitos eletrônicos é normalmente chamada de (barulho, ruído)..7 Um produto eletrônico que possui um display alfanumérico e é programável, possuindo também capacidade de armazenamento de informações, certamente utiliza circuitos (analógicos, digitais)..8 ircuitos digitais tornaram-se populares porque o armazenamento de informações é simples, são programáveis e apresentam (maior, menor) precisão e exatidão..9 Observe a Figura 7. Quando se utiliza uma chave de polo simples e contato duplo para gerar um sinal digital, um circuito é necessário para condicionar a saída.. Observe a Figura 8. Um circuito multivibrador é normalmente utilizado para condicionar o sinal de saída resultante do uso de uma botoeira para se gerar um único pulso digital.. Um multivibrador produz uma sequência de pulsos digitais..2 O circuito da Figura é classificado como um multivibrador (astável, biestável)..3 Observe a Figura 4. O multivibrador com disparo único utilizado no módulo DT- produz (uma série de pulsos, um único pulso) quando o botão é pressionado uma única vez..4 Observe a Figura 4. O clock no módulo DT- produz (uma série de pulsos contínuos, um único pulso) e o circuito pode ser chamado de (astável, monoestável)..5 Observe a Figura 4. s duas chaves lógicas de estado sólido no módulo DT- (são analógicas, possuem circuito antitrepidação)..6 Observe a Figura 4. placa do módulo DT- emprega quais tipos de displays de sete segmentos?.7 O LED na Figura 5 (b) acende quando a chave lógica está na posição (LTO, IXO)..8 Observe a Figura 7. O LED (inferior, superior) acende quando a chave lógica está na posição (LTO, IXO)..9 ponteira lógica da Figura 8 pode ser utilizada em quais famílias de circuitos lógicos digitais?.2 Observe a Figura 8(b). Se a saída possui nível IXO, o pino 3 do I 555 possuirá nível (LTO, IXO). onsequentemente, o LED (inferior, superior) acenderá..2 Observe a Figura 9 e considere que a tensão de alimentação é 5 V. Em um circuito TTL, uma tensão de,2 V seria considerada um nível lógico (LTO, IXO, indefinido)..22 Observe a Figura 9 e considere que a tensão de alimentação é V. Em um circuito MOS, uma tensão de 9 V seria considerada um nível lógico (LTO, IXO, indefinido)..23 Observe a Figura 9 e considere que a tensão de alimentação é V. Em um circuito MOS, uma tensão de,5 V seria considerada um nível lógico (LTO, IXO, indefinido)..24 Quando se trata de circuitos digitais, a sigla TTL significa..25 Quando se trata de circuitos digitais, a sigla MOS significa..26 Observe a Figura 2. O I temporizador 555 desempenha o papel de um circuito (multivibrador astável, antitrepidação)..27 Observe a Figura 2. o se aumentar o valor da capacitância 2, o tempo de atraso da forma de onda de saída (aumentará, diminuirá)..28 Observe a Figura 3. O I 742 pode ser entendido como um multivibrador (astável, biestável, monoestável)..29 Observe a Figura 3. o se ativar a chave SW, tem-se um pulso (negativo, positivo) de curta duração na saída Q do I multivibrador com disparo único Flip-flop é o nome também dado a um multivibrador (astável, biestável, monoestável)..3 ação repetitiva de uma chave ou outro dispositivo capaz de gerar um sinal de saída com níveis lógicos IXO-LTO-IXO-LTO é chamada de (complementação, mudança de estado)..32 Observe a Figura 2. saída do gerador de funções é uma tensão 5 V TTL com forma de onda quadrada que possui uma frequência de Hz..33 Observe a Figura 2. Essa ponteira lógica é capaz de testar tanto circuitos lógicos TTL quanto (MOS, PP)..34 vantagem do uso do osciloscópio em testes e reparos reside na capacidade de determinar o nível de tensão, período, frequência e (forma de onda, nível quântico) de um dado sinal. Respostas dos testes Página 22. Digital, LTO. 2. nalógico. 3. nalógico. 4. Digital. 5. Digitais. 6. Digitais. 7. nalógicas. 8. Diminuição, menor F. LTO, IXO 2. Indefinida 3. iestável 4. Monoestável 5. Temporizador, astável 6. ircuito antitrepidação 7. om disparo único 8. omplementares 9. b 2. Monoestável 2. stável 22. LED (indicadores lógicos), campainha piezoelétrica, motor, relé 23. LED, LD, VF 24. cenderá, conduzindo 25. Desligado, não acenderá 26. Inferior, anodo 27. Ponteira lógica, MOS 28. LTO 29. IXO 3. Ponteira lógica, osciloscópio 3. Gerador de funções ms ou,5 s Hz V 36. ms, 4 ms

4 capítulo 2 Números utilizados em eletrônica digital Teste seus conhecimentos Página 24. O sistema de numeração binário é também chamado de. 2. O número decimal 8 equivale a no sistema binário. 3. O número binário equivale a no sistema decimal. 4. O número binário equivale a no sistema decimal. Página O dígito no número binário possui um valor posicional equivalente a no sistema decimal. 6. O número binário equivale a no sistema decimal. 7. O número binário equivale a no sistema decimal. 8. O número 2 7 equivale a no sistema decimal. 9. O número binário equivale a no sistema decimal.. primeira posição à esquerda da vírgula binária equivale a ou (2, 2 ).. expressão 2 6 corresponde a , o que equivale a no sistema decimal. Página O número binário equivale a no sistema decimal. 3. O número binário equivale a no sistema decimal. 4. O número binário equivale a no sistema decimal. Página O número decimal 39 equivale a no sistema binário. 6. O número decimal equivale a no sistema binário. 7. O número decimal 33 equivale a no sistema binário. Página Um é um dispositivo eletrônico que converte uma entrada numérica decimal em binária. 9. unidade de processamento de uma calculadora disponibiliza dados de saída na forma binária. Estes são convertidos em dados decimais de modo a serem exibidos no display por um dispositivo eletrônico denominado. 2. Traduzir ou criptografar dados legíveis na forma binária é o mesmo que (decodificar, codificar). 2. Traduzir um código criptografado em uma forma que seja compreensível (como decimal) é o mesmo que (decodificar, codificar).

5 Página O número decimal 5 equivale a no sistema hexadecimal. 23. O número hexadecimal 6 equivale a no sistema binário. 24. O número binário equivale a no sistema hexadecimal. 25. O número hexadecimal F6 equivale a no sistema decimal. 26. O número decimal 63 equivale a no sistema hexadecimal. Página O número octal 73 equivale a no sistema binário. 28. O número binário equivale a no sistema octal. 29. O número octal 753 equivale a no sistema decimal. 3. O número decimal 63 equivale a no sistema octal. Página Um único dígito binário (como ou ) é normalmente chamado de (bit, palavra). 32. Um grupo de dados com oito bits representando uma palavra, letra, vírgula ou caractere de controle é normalmente chamado de (byte, nibble). 33. Um grupo de dados com quatro bits representando algum número ou código é normalmente chamado de (nibble, octeto). 34. O comprimento de grupos de dados em um sistema computacional é normalmente chamado de tamanho da (palavra, memória). 35. Um grupo de dados com 32 bits em um sistema computacional é normalmente chamado de (palavra dupla, nibble). 36. Uma palavra em um sistema computacional normalmente corresponde a um grupo de dados de (6 bits, 64 bits). Questões de revisão do capítulo Página omo se pronuncia o número decimal? 2.2 omo se pronuncia o número binário? 2.3 onverta os números binários nos itens a até j em números decimais: a. f. b. g. c. h. d. i. e. j. 2.4 onverta os números decimais nos itens a até j em números binários: a. f. 64 b. g. 69 c. 8 h. 28 d. 25 i. 45 e. 32 j. 2.5 odifique os números decimais nos itens a até f em números binários: a. 9 d. 3 b. 3 e. c. 5 f Decodifique os números decimais nos itens a até f em números binários: a. d. b. e. c. f. 2.7 Qual é o papel ou função de um codificador? 2.8 Qual é o papel ou função de um decodificador? 2.9 Escreva os números decimais de a 5 em binário. 2. odifique os números hexadecimais nos itens a até d em números binários: a. 8 c. 6 b. 7 d. FF 2. odifique os números binários nos itens a até d em números hexadecimais: a. c. b. d E6 em hexadecimal em decimal em octal em decimal Um único algarismo ou é normalmente chamado de (bit, palavra). 2.7 Um grupo de oito bits contendo s e s representando um número, letra ou código operacional é normalmente chamado de (byte, nibble). 2.8 Nibble é um termo empregado para descrever um conjunto de dados com (quatro bits, 2 bits). 2.9 Sistemas microprocessados (como um computador) normalmente identificam o tamanho de um grupo de dados como sendo o tamanho do(a) (arquivo, palavra). 2.2 riptografar dados de uma forma legível (como alfanumérica) para código de máquina utilizável por circuitos digitais é o mesmo que (codificar, interfacear).

6 Respostas dos testes Página 34. ase (ou 2 3 ) odificador 9. Decodificador 2. odificar 2. Decodificar 22. F E F it 32. yte 33. Nibble 34. Palavra 35. Palavra dupla bits

7 capítulo 3 Portas lógicas Teste seus conhecimentos Página 4. Escreva a expressão booleana para uma porta ND de duas entradas. 2. Observe a Figura 3 3. Quando ambas as entradas são LTS, a saída será (LT, IX) e o LED (acenderá, não acenderá). 3. Observe a Figura 3 6. saída da porta ND no intervalo t é um nível lógico (, ). 4. Observe a Figura 3 6. saída da porta ND no intervalo t 2 é um nível lógico (, ). 5. Observe a Figura 3 6. saída da porta ND no intervalo t 3 é um nível lógico (, ). 6. Observe a Figura 3 6. saída da porta ND no intervalo t 4 é um nível lógico (, ). 7. saída de uma porta ND é (LT, I X) quando todas as entradas forem LTS. ENTRDS SÍD t t 2 t 3 t 4? Figura 3 6 Sequência de pulsos mencionada no enunciado das questões do Teste. Página 4 8. Escreva a expressão booleana para uma porta OR de duas entradas. 9. Observe a Figura 3. saída da porta OR no intervalo t é um nível lógico (, ).. Observe a Figura 3. saída da porta OR no intervalo t 2 é um nível lógico (, ).. Observe a Figura 3. saída da porta OR no intervalo t 3 é um nível lógico (, ). 2. saída de uma porta OR é (LT, IX) quando todas as entradas forem IXS. 3. Tecnicamente, a tabela verdade da Figura 3 descreve a função lógica OR (exclusiva, inclusiva). ENTRDS SÍD t t 2 t 3? Figura 3- Sequência de pulsos mencionada no enunciado das questões do Teste.

8 Página Observe a Figura 3-2. Se a entrada for LT, a saída do inversor será 5. Observe a Figura 3-4. Se a entrada do inversor à esquerda for IX, então a saída do inversor à direita será 6. Escreva a expressão booleana para uma porta inversora. 7. ite dois sinônimos do termo invertido. 8. Observe a Figura 3-5(b). Se a entrada for IX, então a saída do inversor à direita será 9. Observe a Figura 3-7. saída do buffer de três estados no intervalo t corresponde a um (nível LTO, nível I XO, estado de alta impedância). 2. Observe a Figura 3-7. saída do buffer de três estados no intervalo t 2 corresponde a um (nível LTO, nível I XO, estado de alta impedância). 2. Observe a Figura 3-7. saída do buffer de três estados no intervalo t 3 corresponde a um (nível LTO, nível I XO, estado de alta impedância). ENTRDS SÍD t t 2 t 3 uffer/ircuito de três estados Figura 3-7 Sequência de pulsos mencionada no enunciado das questões do Teste.? Página Escreva a expressão booleana para uma porta NND de duas entradas. 23. Observe a Figura 3-2. saída da porta NND no intervalo t é um nível lógico (, ). 24. Observe a Figura 3-2. saída da porta NND no intervalo t 2 é um nível lógico (, ). 25. Observe a Figura 3-2. saída da porta NND no intervalo t 3 é um nível lógico (, ). 26. saída de uma porta NND é (LT, I X) quando todas as entradas forem LTS. ENTRDS SÍD t t 2 t 3? Figura 3-2 Sequência de pulsos mencionada no enunciado das questões do Teste. Página Escreva a expressão booleana para uma porta NOR de duas entradas. 28. Observe a Figura saída da porta NOR no intervalo t é um nível lógico (, ). 29. Observe a Figura saída da porta NOR no intervalo t 2 é um nível lógico (, ). 3. Observe a Figura saída da porta NOR no intervalo t 3 é um nível lógico (, ). 3. saída de uma porta NOR é (LT, I X) apenas quando todas as entradas forem IXS. ENTRDS SÍD t t 2 t 3? Figura 3 25 Sequência de pulsos mencionada no enunciado das questões do Teste.

9 Página Escreva a expressão booleana para uma porta XOR de duas entradas. 33. Observe a Figura 3 3. saída da porta XOR no intervalo t é um nível lógico (, ). 34. Observe a Figura 3 3. saída da porta XOR no intervalo t 2 é um nível lógico (, ). 35. Observe a Figura 3 3. saída da porta XOR no intervalo t 3 é um nível lógico (, ). 36. Observe a Figura 3 3. saída da porta XOR no intervalo t 4 é um nível lógico (, ). 37. Observe a Figura 3 3. saída da porta XOR no intervalo t 5 é um nível lógico (, ). 38. saída de uma porta XOR é LT apenas quando houver um número (ímpar, par) de entradas LTS. t t 2 t 3 t 4 t 5? Figura 3 3 Sequência de pulsos mencionada no enunciado das questões do Teste. Página Escreva a expressão booleana para uma porta XNOR de duas entradas. 4. Observe a Figura saída da porta XNOR no intervalo t é um nível lógico (, ). 4. Observe a Figura saída da porta XNOR no intervalo t 2 é um nível lógico (, ). 42. Observe a Figura saída da porta XNOR no intervalo t 3 é um nível lógico (, ). 43. Observe a Figura saída da porta XNOR no intervalo t 4 é um nível lógico (, ). 44. Observe a Figura saída da porta XNOR no intervalo t 5 é um nível lógico (, ). 45. saída de uma porta XNOR é (LT, IX) apenas quando um número ímpar de entradas for LT. t t 2 t 3 t 4 t 5? Figura 3 33 Sequência de pulsos mencionada no enunciado das questões do Teste. Página porta NND pode desempenhar a função inversora se as entradas forem interconectadas, (permanecerem desconectadas). 47. Quantas portas NND de duas entradas são necessárias para criar uma porta OR de duas entradas? Página Escreva a expressão booleana para uma porta NND de três entradas. 49. tabela verdade de uma porta NND de três entradas possui linhas incluindo todas as combinações possíveis. 5. Escreva a expressão booleana para uma porta NOR de quatro entradas. 5. tabela verdade de uma porta NOR de cinco entradas possui linhas incluindo todas as combinações possíveis.

10 Página porta OR pode ser convertida em uma porta NND incluindo-se nas entradas da porta OR. 53. inclusão de inversores nas entradas de uma porta ND converte-a em uma porta lógica 54. inclusão de inversores na saída de uma porta ND converte-a em uma porta lógica 55. inclusão de inversores em todas as entradas e na saída de uma porta ND converte-a em uma porta lógica. 56. Escreva a expressão booleana para o símbolo lógico NOR convencional mostrado na Figura 3 43(a) utilizando uma barra longa. 57. Escreva a expressão booleana que melhor representa o símbolo lógico NOR alternativo mostrado na Figura 3 43(b) utilizando duas barras curtas. (a) (b) Figura 3 43 Símbolos lógicos NOR. Página ite dois tipos de famílias de Is digitais populares. 59. Observe a Figura 3-44(a). Este I utiliza um encapsulamento do tipo 6. Uma fonte de alimentação de V é utilizada em Is TTL. O pino V é conectado ao terminal (, ) da fonte. 6. Observe a Figura 3-46(b). omo o I 748 é descrito pelo fabricante? 62. Quais informações você pode obter a partir de um I que possui a inscrição 74LS8N impressa em seu encapsulamento? 63. Um I digital que possui a inscrição 74F8 em seu encapsulamento é uma porta ND quádrupla de duas entradas pertencente a que subfamília TTL moderna? 64. Um I digital que possui a inscrição 74T8 em seu encapsulamento é uma porta ND quádrupla de duas entradas que utiliza tecnologia (MOS, TTL) e suporta níveis lógicos TTL. Página principal vantagem dos Is digitais MOS reside no (maior, menor) consumo de energia. 66. Enquanto Is TTL devem utilizar uma fonte de alimentação de 5 V, a série de Is MOS 4 pode operar com tensões variando entre e V. 67 Observe a Figura omo o I 48 é descrito pelo fabricante? 68. Qual regra deve ser observada em Is MOS quando se trata de entradas que não forem utilizadas em implementações práticas? Página Observe a Figura 3-5. Essa ponteira lógica pode ser utilizada em quais famílias lógicas? 7. Qual é o primeiro passo adotado para se identificar falhas em circuitos digitais empregando Is TTL? 7. Qual é o segundo passo adotado nessa mesma identificação de falhas? 72. Entradas flutuantes em Is MOS (podem, não podem) existir. Página Desenhe o símbolo lógico padrão IEEE para uma porta ND de três entradas. 74. Desenhe o símbolo lógico padrão IEEE para uma porta OR de três entradas. 75. Desenhe o símbolo lógico padrão IEEE para uma porta NND de três entradas. 76. O triângulo à direita de um símbolo lógico IEEE substitui o em símbolos lógicos tradicionais. 77. Para circuitos lógicos simples, os símbolos (IEEE, tradicionais) são mais adequados devido a suas formas distintas.

11 Página Observe a Figura 3-55(c). Quando a entrada da porta ND é IX, a porta é (desativada, ativada) e a passagem do sinal de clock para a saída é bloqueada. 79. Observe a Figura 3-55(b). Quando a entrada da porta ND é LT, a porta é ativada e (há, não há) passagem do sinal de clock para a saída. 8. Observe a Figura 3-55(d). porta ND e o pulso de controle com duração de s demonstram o conceito utilizado no instrumento de laboratório denominado (multímetro digital, contador de frequência). 8. Observe a Figura Para apagar o contador binário de modo que seu valor se torne, o botão de pressão é (pressionado, liberado) para que a entrada do I inversor torne-se (LT, IX). Por sua vez, isso leva a entrada LR do I2 a um estado (LTO, IXO). 82. Observe a Figura O pino LR do contador binário corresponde a uma entrada (ativa-lt, ativa-ix). 83. Muitas vezes, utiliza-se um para indicar uma entrada ativa-ix ou uma saída ativa-ix. 84. Observe a Figura 3-57(c). Se a chave SW possui nível LTO e a chave SW 2 é fechada devido à abertura de uma das portas do carro, o alarme (soará, não soará). 85. Observe a Figura 3-57(c). Se a chave SW possui nível LTO e ambas as chaves SW e SW 2 são fechadas devido à abertura das portas do carro, o alarme (soará, não soará). Página O I S2 fabricado por Parallax é descrito como um módulo (microcontrolador, multiplexador). 87. O módulo SI Stamp 2 pode ser programado em uma linguagem de alto nível denominada FORTRN de acordo com o fabricante (V ou F). 88. O código PSI 5 descreve um função (OR, XOR) de três entradas. 89. Escreva o código PSI que representa uma função NND de duas entradas. 9. Escreva o código PSI que representa a expressão booleana Escreva o código PSI que representa a expressão booleana. 92. Escreva o código PSI que representa a expressão booleana. 93. Na Figura 3-58 (a), se a entrada P2 é LT e P é IX, considerando que o programa PSI Função OR com duas entradas seja carregado na memória do I S2, a saída P será (LT, IX) e o LED (acenderá, não acenderá). 94. Na Figura 3-58 (a), se a entrada P2 é LT e P é IX, considerando que o programa PSI Função ND com duas entradas seja carregado na memória do I S2, a saída P será (LT, IX) e o LED (acenderá, não acenderá). Questões de revisão do capítulo Página Desenhe os símbolos lógicos dos itens a a k (,, e D são as entradas e é a saída): a. Porta ND de duas entradas b. Porta OR de três entradas c. Portas inversora (dois símbolos) d. Porta XOR de duas entradas e. Porta NND de quatro entradas f. Porta NOR de duas entradas g. Porta XNOR de duas entradas h. Porta NND de duas entradas (símbolo especial) i. Porta NOR de duas entradas (símbolo especial) j. uffer (não inversor) k. uffer de três estados (não inversor) 3.2 Escreva a expressão booelana correspondente (,, e D são as entradas e é a saída): a. Função ND de três entradas b. Função NOR de duas entradas c. Função XOR de três entradas d. Função XNOR de quatro entradas e. Função NND de duas entradas 3.3 Desenhe a tabela verdade correspondente (,, e D são as entradas e é a saída): a. Porta OR de três entradas b. Porta ND de três entradas c. Porta XOR de três entradas d. Porta NOR de duas entradas e. Porta XNOR de duas entradas 3.4 Observe o quadro da Figura 3-6. Qual porta lógica apresenta saída lógica quando todas as entradas são LTS? 3.5 Qual porta lógica também é chamada de porta tudo ou nada? 3.6 Qual porta lógica também é chamada de porta tudo ou qualquer? 3.7 Qual é o circuito lógico que complementa a entrada? 3.8 Qual porta lógica também é chamada de porta qualquer, mas não tudo? 3.9 Em uma porta (ND, NND), a saída é LT quando todas as entradas forem LTS. 3. Em uma porta (NND, OR), a saída é IX quando todas as entradas forem IXS. 3. Em uma porta (NOR, XOR), a saída é LT quando há um número ímpar de entradas LTS. 3.2 Em uma porta (NND, OR), a saída é IX quando todas as entradas forem LTS. 3.3 Em uma porta (NND, NOR), a saída é LT quando todas as entradas forem IXS. 3.4 Dados uma porta ND e inversores, desenhe uma porta NOR equivalente empregando esses dispositivos. 3.5 Dados uma porta NND e inversores, desenhe uma porta OR equivalente empregando esses dispositivos. 3.6 Dados uma porta NND e inversores, desenhe uma porta ND equivalente empregando esses dispositivos. 3.7 Dadas quatro portas ND com duas entradas, desenhe uma porta ND com cinco entradas.

12 3.8 Dadas diversas portas NND e OR com duas entradas, desenhe uma porta NND com quatro entradas De acordo com a Figura 3-, chaves conectadas em série correspondem a que tipo de porta lógica? 3.2 De acordo com a Figura 3-7, chaves conectadas em paralelo correspondem a que tipo de porta lógica? 3.2 Figura 3-44(b) representa um I com encapsulamento de (8, 6) pinos Desenhe um diagrama esquemático semelhante ao da Figura 3-46(b) para representar um circuito que desempenha a função ND com três entradas. Utilize um I 748, uma fonte de alimentação de 5 V, três chaves de entrada e um dispositivo indicador na saída O orifício da PI representado pela letra (, ) é o pino do I da Figura é LTO, embora o ponto E possua nível IXO, o LED (acenderá, não acenderá) porque o circuito (está, não está) funcionando adequadamente. 3.3 Observe a Figura 3-52(a). ite diversos problemas possíveis para o quais o pino 6 possui nível LTO enquanto o ponto E possui nível IXO Observe a Figura 3-52(a). Um circuito aberto interno entre a saída da primeira porta ND e o pino 3 pode levar à inexistência de qualquer indicação de nível lógico na ponteira. Isso significa que ambos os pinos 3 e 4 são flutuantes em estado (LTO, IXO) Observe a Figura parte central da nomenclatura do I é, ou seja, este é um dispositivo lógico (MOS, TTL). hanfro do I 748 D D4N Figura 3-63 Vista superior de um I digital típico. PI (vista da base) Figura 3-6 I soldado em uma PI. D 3.24 O orifício da PI representado pela letra é o pino GND do I 748 da Figura O orifício da PI representado pela letra é o pino V do I 748 da Figura O I mostrado na Figura 3-62 é um circuito (convencional, com baixo consumo de energia) do tipo TTL DIP com 4 pinos O pino do I da Figura 3-62 é representado pela letra D SN748N Figura 3-62 Vista superior de um I digital típico O pino do I mostrado na Figura 3-63 é representado pela letra 3.35 Quais precauções devem ser tomadas ao se armazenar um I DIP semelhante ao da Figura 3-63? 3.36 Desenhe o símbolo lógico padrão IEEE de uma porta NOR de três entradas Desenhe o símbolo lógico padrão IEEE de uma porta XNOR de três entradas O (círculo, triângulo) à direita na saída do símbolo lógico IEEE que representa uma porta NND corresponde à inversão da saída de uma porta ND O símbolo lógico padrão IEEE para a porta ND utiliza o sinal ou caractere para representar a função ND. 3.4 Um microcontrolador (a exemplo do módulo SI Stamp 2) pode ser programado para representar funções lógicas (ND, OR, entre outras). (V ou F) 3.4 O módulo SI Stamp (S2, S) fabricado por Parallax é programado em uma linguagem de programação de alto nível denominada PSI (versão alternativa do SI) Na programação do módulo SI Stamp 2, o código PSI que representa a expressão boolena 5 (porta OR de duas entradas) é (5 OR, 5 ) Na programação do módulo SI Stamp 2, o código P SI que representa a uma função NND de duas entradas é [(5, 5~(&)] O código PSI 5^^ representa uma função lógica (ND, XOR) de três entradas O pino do I da Figura 3-62 é representado pelo número 3.29 Na Figura 3-52(b), tem-se um exemplo de diagrama (lógico, esquemático) que pode ser utilizado por profissionais especializados. 3.3 Observe a Figura 3-52(a). Se todos os pinos de entradas (, 2 e 5) possuem nível LTO e o nível do pino de saída

13 Respostas dos testes Página ou 5 2. LT, acenderá LT IX 3. Inclusiva 4. IX 5. IX 6. 5 ou 5 7. Negado, complementado 8. Nível IXO 9. Nível LTO 2. Nível IXO 2. Estado de alta impedância 22., ou () IX 27. ou () LT Ímpar IX 46. Interconectadas 47. Três 48., ou () Oito 5. ou (D) (2 5 ) 52. Inversores 53. NOR 54. NND 55. OR TTL, MOS 59. DIP 6. 5, 6. Porta ND TTL quádrupla de duas entradas 62. Encapsulamento: DIP, família: Schottky de baixa potência, função: porta ND quádrupla de duas entradas 63. FST (Fairchild dvanced Schottly TTL) 64. MOS 65. Menor 66. 3, Porta ND MOS quádrupla de duas entradas 68. Todas as entradas MOS não utilizadas devem ser conectadas (em modo não flutuante). 69. TTL e MOS 7. Utilizar conhecimentos básicos e bom-senso na localização de circuitos abertos, curtos-circuitos ou sobrecargas. 7. Verificar se cada um dos Is possui tensão de alimentação. 72. Não podem & & 76. írculo 77. Tradicionais 78. Desativada 79. Não há 8. ontador de frequência 8. Pressionado, LT, IXO 82. tiva-lt 83. írculo 84. Soará 85. Não soará 86. Microcontrolador 87. Falso 88. OR 89. 5~ ( & ) 9. 5 & 9. 5~ ( ^ ) 92. 5~ ( ) 93. LT, acenderá 94. IX, não acenderá

14 capítulo 4 ombinação de portas lógicas Teste seus conhecimentos Página 8. onstrua circuitos lógicos usando portas ND, OR e NOT para as seguintes expressões: a. 5 b. 5 c. D 5 2. Uma expressão booleana na forma de termos mínimos é representada como 3. Uma expressão booleana na forma de termos máximos é representada como 4. expressão em termos mínimos D 5 possui um padrão denominado (produto das somas, soma de produtos). 5. expressão em termos máximos ( D) ( ) ( ) 5 possui um padrão denominado (produto das somas, soma de produtos). Página onstrua circuitos lógicos usando portas ND, OR e NOT para as seguintes expressões: a. ( ) ( ) 5 b. ( ) 5 c. ( ) ( ) ( ) 5 7. Observe a Questão 6. s expressões são representadas em (termos máximos, termos mínimos). 8. Observe a Questão 6. s expressões são representadas na forma de (produto das somas, soma de produtos). 9. Expressões booleanas em termos máximos são utilizadas para criar circuitos lógicos (ND-OR, OR-ND). Página 86. Observe a Figura 4 6(a). onsidere que apenas as duas últimas linhas da parte inferior da tabela verdade produzem saída, sendo as demais iguais a. Nesse caso, escreva a expressão na forma de soma de produtos.. Observe a Figura 4 6(a). expressão booleana 5 produz uma tabela verdade que possui saídas LTS em quais linhas? 2. onstrua a tabela verdade para a expressão + =. 3. O procedimento ilustrado na Figura 4 6 converte uma tabela verdade em uma expressão booleana na forma de (termos máximos, termos mínimos). 4. O procedimento ilustrado nas Figuras 4-7 e 4-8 converte uma expressão booleana na forma de (termos máximos, termos mínimos) em uma tabela verdade. 5. Escreva a expressão 5 na forma que é utilizada pelo aplicativo EW. 6. expressão 5 é idêntica a 5. (V ou F) 7. expressão 5 gera a mesma tabela verdade que a expressão 5. (V ou F) 8. 5 é utilizada no aplicativo EW para representar a expressão booleana ( ) ( ) 5. (V ou F)

15 Página Utilizando a tabela verdade de uma trava eletrônica, escreva a expressão booleana correspondente em termos mínimos. 2. partir da expressão booleana desenvolvida na Questão 9, desenhe o diagrama lógico representativo do circuito da trava eletrônica. HVES DE ENTRD SÍD Tabela verdade para a Questão 9: Trava eletrônica Página Os circuitos lógicos na Figura 4 2(b) e (e) produzem tabelas verdades (distintas, idênticas). 22. Muitas vezes, expressões booleanas podem ser simplificadas por inspeção ou utilizando métodos como a álgebra ou o mapa de. 23. O mapa de Karnaugh é um método gráfico sistemático para simplificação de circuitos lógicos, embora o ou seja mais adequado para aplicativos computacionais. Página O mapa mostrado na Figura 4 4 foi desenvolvido por 25. ite seis passos que devem ser seguidos para simplificar uma expressão booleana usando um mapa de Karnaugh. Página Simplifique a expressão booleana 5 seguindo os passos: a. Marque s no mapa de Karnaugh de três variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. 27. Simplifique a expressão booleana 5 seguindo os passos: a. Marque s no mapa de Karnaugh de três variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. Página Simplifique a expressão booleana D D D 5 seguindo os passos: a. Marque s no mapa de Karnaugh de quatro variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. 29. Simplifique a expressão booleana D D 5 seguindo os passos: a. Marque s no mapa de Karnaugh de quatro variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. Página Simplifique a expressão booleana D D D D 5 seguindo os passos: a. Marque s no mapa de Karnaugh de quatro variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. 3. Simplifique a expressão booleana 5 seguindo os passos: a. Marque s no mapa de Karnaugh de três variáveis. b. Marque grupos de dois ou quatro s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos.

16 Página Simplifique a expressão booleana D E D E D E D E 5 seguindo os passos: a. Marque s no mapa de Karnaugh com cinco variáveis. b. Marque grupos adjacentes de dois, quatro ou oito s. c. Elimine variáveis cujos complementos aparecem no(s) grupo(s). d. Escreva a expressão booleana em termos mínimos. Página O circuito lógico da Figura 4 23(b) é chamado de circuito (ND-OR, NND-NND). 34. Os circuitos lógicos da Figura 4 23(b) e (c) geram tabelas verdades (diferentes, idênticas). 35. ite cinco passos utilizados na conversão de uma expressão booleana na forma de soma de produtos em um circuito lógico NND-NND. 36. onverta a expressão booleana em termos mínimos 5 usando lógica NND conforme os seguintes passos: a. Desenhe o diagrama lógico ND-OR para essa expressão. b. Redesenhe o circuito ND-OR em termos da representação NND correspondente. 37. onverta a expressão booleana em termos mínimos ' ' 5 usando lógica NND conforme os seguintes passos: a. Desenhe o diagrama lógico ND-OR para essa expressão. b. Redesenhe o circuito ND-OR em termos da representação NND correspondente. Página 99 Responda as perguntas a seguir com o auxílio do conversor lógico do Electronics Workbench ou MultiSIM. 38. Utilizando o instrumento conversor lógico do Electronics Workbench ou MultiSIM, realize as seguintes tarefas: (a) desenhe o diagrama lógico ND-OR da Figura 4 26, (b) gere sua tabela verdade e (c) obtenha a expressão booleana simplificada correspondente. 39. Utilizando o instrumento conversor lógico do Electronics Workbench ou MultiSIM, realize as seguintes tarefas: (a) digite a expressão booleana em termos mínimos DD, (b) obtenha a tabela verdade correspondente a essa expressão e (c) obtenha o diagrama lógico ND-OR correspondente. 4. Utilizando o instrumento conversor lógico do Electronics Workbench ou MultiSIM, realize as seguintes tarefas: (a) insira a tabela verdade da Figura 4 27 no conversor lógico, (b) gere a expressão booleana equivalente a essa tabela verdade, (c) gere a expressão booleana simplificada correspondente e (d) desenhe o diagrama lógico equivalente a essa expressão simplificada. ENTRDS D SÍD ENTRDS SÍD D Figura 4 26 onversor lógico mencionado no enunciado das questões do Teste. Figura 4 27 Tabela verdade.

17 Página 3 4. Figura 4 28 mostra o símbolo lógico de um de Observe a Figura Se todas as entradas seletoras são LTS, o nível lógico existente na entrada de número é selecionado e transferido para a saída do seletor de dados representada pela letra 43. ação de um seletor de dados é muitas vezes comparada àquela de uma chave mecânica 44. Observe a Figura 4 3. Se todas as entradas seletoras de dados são LTS, o nível lógico existente na entrada de número é transferido para a saída W. Nessas condições, a saída W será (LT, IX). 45. Is seletores de dados também são conhecidos em catálogos técnicos por (contadores, multiplexadores), demonstrando outra aplicação desses dispositivos. Página Observe a Figura 4 33(i). Sendo as entradas D5, 5, 5 e 5 e o nível da entrada de controle igual a, a saída do seletor de dados será (LT, IX). 47. Observe a Figura 4 33(i). Sendo as entradas D5, 5, 5 e 5 e o nível da entrada de controle igual a, a saída do seletor de dados será (LT, IX). 48. Observe a Figura 4 33(i). Sendo as entradas D5, 5, 5 e 5 e o nível da entrada de controle igual a, a saída do seletor de dados será (LT, IX). 49. ite diversos dispositivos que podem ser utilizados para resolver problemas lógicos muito complexos. Página 4 5. Em se tratando de tecnologia eletrônica, a sigla PLD significa 5. Em se tratando de tecnologia eletrônica, a sigla PL significa 52. Em se tratando de tecnologia eletrônica, a sigla GL significa 53. Em se tratando de tecnologia eletrônica, a sigla FPL significa 54. Dispositivos lógicos programáveis da família PL são normalmente utilizados na implementação de circuitos lógicos (fuzzy, combinacionais). 55. FPLs, PLs e GLs são normalmente programados pelo (fabricante, usuário). 56. programação de PLs simples consiste em (romper elos fusíveis, ligar e desligar as células E 2 MOS). 57. O equipamento necessário para se programar PLDs inclui um computador, software dedicado, um I PLD adequado, um cabo serial e um instrumento denominado (gravador ou programador de PLD, analisador lógico). 58. O aplicativo computacional ou software utilizado na programação de um PLD permite que o projeto lógico seja inserido de pelo menos três formas possíveis, incluindo uma tabela verdade, um diagrama lógico ou uma (expressão booleana, tabela de Winchester). 59. Dispositivos PLDs como PL que foram estudados anteriormente são concebidos de modo a se implementar expressões booleanas (em termos máximos, na forma de soma de produtos) utilizando o padrão de portas lógicas ND-OR. 6. Um I que corresponde a um dispositivo lógico programável possuindo a inscrição PL2H6 é baseado na tecnologia TTL, possui (6, 2) entradas e (6, 2) saídas que são (ativas-lts, ativas-ixs). 6. Um I que corresponde a um dispositivo lógico programável possuindo a inscrição GL6V8 é baseado na tecnologia (MOS, TTL). 62. Um I que corresponde a um dispositivo lógico programável possuindo a inscrição GL6V8 possui no máximo (8, 6) saídas. 63. Observe a Figura 4-39, O I PLH8 possui um arranjo (ND, OR) programável e é capaz de implementar expressões na forma de soma de produtos. 64. O PLD representado na forma de mapa de fusíveis da Figura 4-4 é capaz de implementar que tipo de expressão booleana? ENTRDS Figura 4-4 Mapa de fusíveis de um PLD. SÍDS?

18 Página Enuncie os dois teoremas de De Morgan. 66. onverta a expressão 5 na forma em termos mínimos. Mostre cada passo desenvolvido de forma semelhante à Figura onverta a expressão na forma em termos máximos. Mostre cada passo desenvolvido de forma semelhante à Figura Escreva a expressão na forma utilizada por aplicativos computacionais usando apóstrofos em substituição às barras sobre as variáveis. 69. Desenhe o diagrama lógico representativo da expressão booleana ( ) 5. Dica: use uma porta NOR de duas entradas. 7. Desenhe o diagrama lógico representativo da expressão booleana ((D) ( D) ( )) 5. Dica: use uma porta NND de três entradas. Página 2 7. Observe a Figura 4-45(b). s entradas, e são conectadas a chaves (ativas-lts, ativas-ixs), gerando um nível LTO quando os botões são pressionados. 72. Observe a Figura 4-45(b). Se as saídas do módulo SI Stamp 2 são P35LT, P25IX e P5LT, quais LEDs serão acesos? 73. Observe a Figura 4-45(a). função lógica na coluna de saída pode ser descrita pela expressão booleana. 74. Quando o módulo SI Stamp 2 é utilizado, o programa é inserido em um editor de texto existente em um microcomputador, sendo então (carregado, distribuído) no microcontrolador através de um cabo serial. 75. Observe a Figura 4-45 e o código do programa Problema lógico com três entradas e três saídas. Se apenas os botões e são pressionados, quais são os LEDs que acenderão? 76. linha do programa 25(~&~) (&) corresponde a qual expressão booleana? 77. Observe a linha 25 do programa Problema lógico com três entradas e três saídas. Se 25, então o programa executará a linha (26, 33) na sequência. 78. Observe a linha 22 do programa Problema lógico com três entradas e três saídas. Se 5, então o programa executará a linha (23, 3) na sequência. 79. Observe a Figura 4-45 e o código do programa Problema lógico com três entradas e três saídas. O módulo SI Stamp 2 reconhece as portas P, P e P2 como (entradas, saídas) em virtude do código declarado na listagem do programa. 8. Observe o código do programa Problema lógico com três entradas e três saídas. rotina principal denominada kllswit: no programa PSI se inicia na linha 4 e se encerra na linha (29, 38), repetindo-se continuamente até que o módulo SI Stamp 2 seja desligado. Questões de revisão do capítulo Página ircuitos que utilizam portas lógicas capazes de responder instantaneamente (sem característica de memória) a mudanças nas entradas são denominados circuitos lógicos (combinacionais, sequenciais). 4.2 Desenhe um diagrama lógico para a expressão booleana 5. Utilize uma porta OR, duas portas ND e dois inversores. 4.3 expressão booleana 5 encontra-se na forma de (produto das somas, soma de produtos). 4.4 expressão booleana ( ) ( D) 5 encontra-se na forma de (produto das somas, soma de produtos). 4.5 Uma expressão booleana na forma de produto das somas é também chamada de expressão em 4.6 Uma expressão booleana na forma de soma de produtos é também chamada de expressão em. 4.7 Escreva uma expressão booleana em termos mínimos que descreve a tabela verdade da Figura Não simplifique a expressão booleana. 4.8 Escreva a tabela verdade (com três variáveis) que representa a expressão booleana tabela verdade da Figura 4-49 corresponde a uma trava eletrônica. trava se abrirá apenas quando existir um nível lógico na saída. Primeiramente, escreva a expressão booleana em termos mínimos para a trava. Em seguida, desenhe o circuito lógico correspondente utilizando portas ND, OR e NOT. ENTRDS SÍD Figura 4-48 Tabela verdade. ENTRDS SÍD Figura 4-49 Tabela verdade.

19 4. ite os seis passos necessários para simplificar uma expressão booleana utilizando o mapa de Karnaugh como foi discutido na seção Mapas de Karnaugh. 4. Utilize um mapa de Karnaugh para simplificar a expressão booleana Utilize um mapa de Karnaugh para simplificar a expressão booleana D D partir da tabela verdade da Figura 4-48, execute as seguintes tarefas: a. Escreva a expressão booleana não simplificada. b. Utilize o mapa de Karnaugh para simplificar a expressão booleana do item a. c. Escreva a expressão booleana simplificada em termos mínimos. d. Desenhe o circuito lógico a partir da expressão booleana simplificada utilizando portas ND, OR e NOT. e. Redesenhe o circuito lógico do item d. utilizando apenas portas NND. 4.4 Utilize um mapa de Karnaugh para simplificar a expressão booleana D D 5. Escreva a expressão na forma de termos mínimos. 4.5 partir da expressão booleana D D D 5, execute as seguintes tarefas: a. Escreva a tabela verdade para esta expressão. b. Utilize o mapa de Karnaugh para simplificá-la. c. Desenhe o circuito lógico a partir da expressão booleana simplificada utilizando portas ND, OR e NOT. d. Desenhe o circuito lógico utilizando um seletor de dados de 6 para resolver este problema. e. Desenhe o circuito lógico utilizando um seletor de dados de 8 para resolver este problema. 4.6 partir da expressão booleana D E D E D E D E D D 5, execute as seguintes tarefas: a. Utilize o mapa de Karnaugh para simplificá-la. b. Escreva a expressão booleana simplificada em termos mínimos. c. Desenhe o circuito lógico a partir da expressão booleana simplificada utilizando portas ND, OR e NOT. 4.7 s leis da álgebra booleana que permitem a conversão entre as formas em termos mínimos e máximos são denominadas 4.8 om base no primeiro teorema de De Morgan, tem-se que 4.9 om base no segundo teorema de De Morgan, tem-se que Utilizando os teoremas de De Morgan, converta a expressão booleana em termos máximos na forma correspondente em termos mínimos, removendo a barra longa existente. 4.2 Utilizando os teoremas de De Morgan, converta a expressão booleana em termos máximos na forma correspondente em termos mínimos, removendo a barra longa existente Escreva a expressão 5 na forma utilizada por aplicativos computacionais Escreva a expressão na forma utilizada por aplicativos computacionais Escreva a expressão ( ) ( D) 5 na forma utilizada por aplicativos computacionais Utilize o conversor lógico do Electronics Workbench ou MultiSIM para (a) desenhar o diagrama lógico mostrado na tela do conversor lógico segundo a Figura 4-5, (b) gerar a tabela verdade correspondente, (c) escrever a expressão booleana na forma não simplificada e (d) simplificá-la Utilize o conversor lógico do Electronics Workbench ou MultiSIM para (a) inserir a tabela verdade mostrada na tela do conversor lógico segundo a Figura 4-5, (b) escrever a expressão booleana na forma não simplificada e (c) desenhar o circuito lógico ND-OR correspondente Utilize o conversor lógico do Electronics Workbench ou MultiSIM para (a) inserir a expressão booleana D, (b) gerar a tabela verdade com quatro variáveis correspondente e (c) desenhar o circuito lógico ND-OR correspondente Utilize o conversor lógico do Electronics Workbench ou Multi SIM para (a) inserir a tabela verdade com cinco variáveis mostrada na tela do conversor lógico segundo a Figura 4-52, (b) escrever a expressão booleana na forma simplificada e (c) desenhar o circuito lógico ND-OR correspondente Em se tratando de tecnologia eletrônica, a sigla PL significa 4.3 Em se tratando de tecnologia eletrônica, a sigla PLD significa 4.3 Em se tratando de tecnologia eletrônica, a sigla GL significa ENTRD : D SÍD Figura 4-5 onversor lógico mencionado no enunciado das Questões de revisão do capítulo. ENTRDS D Figura 4-5 Tabela verdade. SÍD

20 4.32 Em se tratando de tecnologia eletrônica, a sigla FPG significa 4.33 Em se tratando de tecnologia eletrônica, a sigla PLD significa 4.34 O dispositivo (PL, PLD) é o tipo mais simples de dispositivo lógico programável, sendo normalmente utilizado na implementação de projetos lógicos combinacionais ite diversas vantagens que envolvem a utilização de PLDs na implementação de projetos lógicos ite dois pacotes de desenvolvimento de software fornecidos por fabricantes para programar PLDs utilizando um microcomputador e um gravador de Is No caso do PL, gravar o I corresponde a (romper, não romper) determinados elos fusíveis no dispositivo programável Para resolver o problema lógico descrito na Figura 4-53, desenhe o mapa de fusíveis de um PLD semelhante ao da Figura Um X em uma dada interseção do mapa representa um elo fusível intacto. ENTRDS SÍD D Figura 4-53 Tabela verdade Desenhe um mapa de fusíveis semelhante ao da Figura 4-54 para resolver o problema lógico descrito pela expressão booleana D D 5. Um X em uma dada interseção do mapa representa um elo fusível intacto. 4.4 Módulos SI Stamp 2 são dispositivos que utilizam (microcontroladores, tubos a vácuo) e podem ser programados para desempenhar funções lógicas. 4.4 Observe a Figura 4-45(a). O código PSI (~&~) (&) corresponde à coluna de saída (, 2, 3) na tabela verdade Observe a Figura 4-45(b). Quais são as três portas do módulo SI Stamp 2 utilizadas como entradas neste circuito? 4.43 Observe a Figura 4-45(b) e o código do programa Problema lógico com três entradas e três saídas. Quais são as linhas de código que definem as entradas e as saídas? 4.44 Observe a Figura 4-45 e o código do programa Problema lógico com três entradas e três saídas. Se apenas os botões e forem ativados (pressionados), quais são os LEDs que acenderão? 4.45 Observe o código do programa Problema lógico com três entradas e três saídas. s linhas 5-7 são utilizadas para (ligar, desligar) os três LEDs. ENTRDS SÍD D D Figura 4-52 Tabela verdade.