Projeto de um Relé de Proteção utilizando a tecnologia de FPGAs

Transcrição

1 Projeto de um Relé de Proteção utilizando a tecnologia de FPGAs Raphael Silva, Alexandre Guerra, André C. Prado, Celso Souza, Carlos A. Dutra, Sergio L. Zimath Resumo Este artigo apresenta uma forma inovadora de projeto de relés de proteção digitais multifunção. Nesta abordagem, grande parte das funções desempenhadas pelo equipamento, incluindo as funções de proteção, são implementadas em hardware reconfigurável e executadas em paralelo, por meio da tecnologia de FPGAs. Utilizando esta tecnologia foi projetado um relé de proteção em que se garantem funções de proteção com um tempo de atuação determinístico, independentemente do número de funções de proteção habilitadas simultaneamente e imune a processos secundários, como comunicação, controle de interfaces locais e geração de oscilógrafas. Apesar de serem implementadas em hardware, as funções de proteção são completamente configuráveis pelo uso de uma arquitetura mista, com o uso de um processador, que executa funções secundárias, permitindo grande flexibilidade. Esta nova forma de projeto de relés é comparada com dispositivos existentes no mercado. Testes de performance foram aplicados no equipamento desenvolvido e em equipamentos de referência. Nestes testes são analisados a variação nos tempos de atuação das funções de proteção em diferentes cenários. Palavras-chave relé digital multifunção, relés de proteção, FPGAs. I. INTRODUÇÃO Os elementos dos Sistemas Elétricos de Potência (SEPs) estão expostos a diversos tipos de intempéries e eventos, tais como: descargas atmosféricas, curtos-circuitos e sobrecargas. Na decorrência de uma situação faltosa, devese isolar o problema local do restante do sistema, protegendo assim os elementos que o compõem. Esta tarefa é desempenhada pelo Sistema de Proteção (SP), que é um conjunto de fisofias e equipamentos destinados a esta finalidade [1]. O relé de proteção é a peça central do SP. Este equipamento tem o seguinte principio de funcionamento: a partir da aquisição das grandezas elétricas de tensão e corrente, este realiza medidas, classificações e toma a decisão da abertura de um ou mais disjuntores em uma condição anormal de funcionamento do SEP. Os relés tem Este trabalho foi desenvolvido no âmbito do Programa de Pesquisa e Desenvolvimento Tecnológico do Setor de Energia Elétrica regulado pela ANEEL. Este trabalho foi apoiado parcialmente pela Tractebel Energia S.A. R. Silva, A. C. Prado, C. Souza, C. A. Dutra e S. L. Zimath trabalham na Reason Tecnologia S.A. ( s: raphael.silva@reason.com.br; andre.prado@reason.com.br; celso.souza@reason.com.br, carlos.dutra@reason.com.br e sergio.zimath@reason.com.br). A. S. Guerra trabalha na Tractebel Energia S.A. ( guerra@tractebelenergia.com.br). evoluido juntamente com os SEPs. A Figura 1 resume esta evolução, apresentando as tecnologias de relés existentes em ordem cronológica. A primeira base tecnológica aplicada ao projeto foram os relés eletromecânicos, que tem como princípio de funcionamento o movimento de elementos mecânicos sob influência de forças elétricas nos circuitos de entrada. Com o advento dos transistores, foi possível compor um novo tipo de relé de proteção, em que a operação é baseada na interação das tensões e correntes com circuitos analógicos: o relé estático. Este tecnologia tem esta denominação por não ter partes móveis, como seus antecessores, e apresentava maior seletividade e facilidade de configuração por seus usuários. Por fim, a última tecnologia aplicada a relés é a digital, em que um microprocessador executa algoritmos codificados na forma de software para desempenhar as funções do relé. Os relés digitais, por terem um único microprocessador gerenciando inumeros recursos simultaneamente, podem estar sujeitos a algum tipo de degradação de performance dependo da forma como o equipamento está configurado (multiplas funções de proteção ativadas). Além disso, outra característica que pode ser observada é a variação no tempo de atuação de uma função de proteção (jitter), característica esta de sistemas com mútiplos recursos compartilhados. Deste modo, vislumbra-se uma maneira de garantir o tempo de atuação das funções de proteção em um relé de proteção, independente da forma como este está configurado e de eventos externos às próprias funções de proteção. Figura 1: evolução das tecnologias dos relés de proteção. Assim, este artigo propõe uma nova forma de projeto de relés de proteção digitais multifunção, pelo emprego de uma tecnologia que permite que as funções de proteção sejam executadas de forma paralela, com tempo de atuação determinístico: a tecnologia de FPGAs. Usando esta tecnologia, é possível construir relés digitais de proteção imunes à degradação do tempo de atuação das funções de proteção em decorrência dos uso dos recursos do equipamento e número de funções de proteção habilitadas simultaneamente, se comparado com um relé de proteção digital microprocessado. Os principios de funcionamento de um relé digital multifunção atual serão abordados. Em seguida é apresentada a tecnologia de FPGAs e uma arquitetura de relé de proteção que a utiliza. Por fim é realizado um comparativo entre um equipamento de proteção baseado na tecnologia de FPGAs e relés digitais de

2 referência. Para comparar os equipamentos é utilizada uma mala de testes que aplica sinais de tensão e corrente e que é capaz de medir os tempos de atuações de cada equipamento em alguns cenários de testes. A principal métrica analisada é o desvio padrão no tempo de atuação, que diz respeito ao determinismo do tempo de atuação das funções de proteção. II. O RELÉ DE PROTEÇÃO DIGITAL MICROPROCESSADO A tecnologia de relés digitais atual notoriamente se destaca das tecnologias anteriores pela riqueza de recursos existentes em um único equipamento (Figura 2-a). Em um mesmo equipamento é possível encontrar diversos tipos e instâncias de funções de proteção, bem como outros recursos: comunicação, controle, medição, lógica e registros oscilográficos[2]. (característica de tempo-real). Neste caso, é utilizado um SO de tempo real, que possue característica preemptiva, possibilitando criar prioridades entre as tarefas. Isto garante que tarefas críticas, como funções de proteção, tenham prioridade sobre processos menos críticos, como comunicação e gerenciamento de interfaces locais. Estes princípios podem ser observados na Figura 3, onde é possível observar 3 processos com prioridades diferentes sendo executados simultaneamente, sendo a ordem de prioridade da mais alta pra mais baixa P3, P2 e P1[3]. Figura 3: Divisão do tempo de processamento por meio de um RTOS. A seção a seguir irá abordar a tecnologia de FPGAs, que permite programar circuitos lógicos que são executados paralelamente e possibilitam a criação de um novo tipo de relé de proteção. (a) III. A TECNOLOGIA DE FPGA FPGA (Field-Programmable Gate Array), ou matriz de portas programáveis é um dispositivo lógico programável que suporta a implementação de circuitos digitais. A estrutura geral de um FPGA está ilustrada na Figura 4, onde os quatro componentes básicos de um FPGA se fazem presentes: blocos de entrada e saída (verde), linhas de interconexão dos recursos (linhas cinzas), blocos lógicos (vermelho) e switches (branco)[3]. Figura 2: Relé digital multifunção (a) Características construtiva de um relé digital multifunção (b) Características lógicas de um relé de proteção multifunção moderno. (b) O componente responsável pelo gerenciamento de todos estes recursos é o microprocessador (Figura 2-b). Este elemento possui capacidade de executar comandos codificados na forma de software, sequencialmente. Para gerenciar inúmeras recursos simultaneamente, é necessário dividir o tempo de processamento entre estes. Geralmente, isto é feito de forma transparente pelo sistema operacional (SO). Para o caso de sistemas de missão crítica, como os relés de proteção, as tarefas devem ter garantia de execução dentro de um período de tempo conhecido de forma a atingir o correto funcionamento da aplicação a qual ela serve Figura 4: arquitetura interna de um FPGA Os blocos lógicos são arranjados em uma matriz bidimensional, e as linhas de interconexão são organizados como canais de roteamento horizontais e verticais entre as linhas e colunas da matriz de blocos lógicos. Os canais de roteamento contém fios e switches programáveis que permitem que os blocos lógicos se conectem de várias formas diferentes. Os blocos de entrada e saída controlam o acesso aos pinos do encapsulamento do FPGA.

3 Cada bloco lógico de uma FPGA tipicamente tem um pequeno número de entradas e saídas. Um dos blocos lógicos normalmente se chama LookUp Table (LUT), que contém células de armazenamento que são usadas para implementar funções lógicas simples. Cada célula é capaz de guardar um valor lógico, 0 ou 1. O valor guardado é produzido como saída da célula de armazenamento. LUTs de vários tamanhos podem ser criadas, onde o tamanho é definido pelo número de entradas. A combinação de configuração dos blocos lógicos com os canais de roteamento, e controle de entrada e saída dá uma grande flexibilidade ao FPGA, permitindo que este dispositivo seja programado para desempenhar uma infinidade de funções lógicas. FPGAs são configurados por uma linguagem de programação específica para descrição de hardware, também conhecida como HDL (Hardware Description Language). As duas principais HDLs utilizadas são Verilog HDL (Verilog) e a Very High Speed Integrated Circuits (VHISC) HDL (VHDL). Tanto Verilog quando VHDL permitem projetar diversos níveis de abstração do hardware. O processo de programação do FPGA acontece da seguinte forma: primeiramente uma funcionalidade é codificada em VHDL. No exemplo da Figura 5 é implementado um MUX. Na Figura 5a é possível observar o código VHDL que o gera. (a) A. Um relé de proteção baseado na tecnologia de FPGA Esta seção apresenta a arquitetura do relé de proteção totalmente baseado na tecnologia de FPGAs que foi desenvolvido. Neste equipamento, os sinais analógicos (correntes e tensões), são inicialmente condicionados, rebaixando os níveis de entrada para valores adequados aos conversores A/D. Cada canal possui um conversor A/D independente, implementado com moduladores delta-sigma. Os canais são isolados entre si e também entre cada canal e o restante do sistema. As entradas digitais, são condicionadas e depois são isolados por optoacopladores e entram no FPGA. A partir das amostras analógicas de tensão e corrente, a frequência de operação do sistema é calculada a partir do cruzamento por zero destas amostras. Isto é feito independentemente para cada canal analógico. Em seguida existe um módulo de calculo de fasores. São calculados 16 fasores por cada ciclo. Este cálculo é feito utilizando-se algoritmo de Goertzel com um buffer variável de acordo com a frequência de entrada já medida. Se a frequência aumenta o tamanho do buffer diminui. O tamanho do buffer nominal para 60Hz é de 256 pontos. Os fasores calculados entram no módulo de funções de proteção. Neste módulo são executadas desde funções simples como sobrecorrente instantânea até funções bem mais complexas, como as funções sobrecarga térmica de estator e diferencial. As saídas das funções de proteção e as entradas digitais entram no módulo de lógica que, através de configuração vinda do processador determinam qual contato físico ou led será acionado através de uma lógica booleana de saídas das funções de proteção. O processador é o responsável por funções não críticas em tempo. Um software executado por este processador efetua tarefas como o controle das comunicações, configuração do equipamento (funções de proteção, módulo de lógica), display e teclado. A arquitetura descrita pode ser observada na Figura 6. (b) (c) Figura 5: Utilização do VHDL: a) Descrição de um MUX em VHDL b) Implementação do MUX em RTL. C) Implementação do MUX em FPGA utilizando blocos lógicos. A ferramenta do fabricante de FPGA então análisa o código em VHDL e infere que essa construção origina um MUX (Figura 5b). Após todas as abstrações do VHDL serem feitas (neste caso só o MUX), a ferramenta faz a síntese do circuito lógico, ou seja, a implementação do circuito com os recursos do FPGA. As portas lógicas necessárias para o funcionamento deste MUX são alocadas dentro do chip (Figura 5c). Por fim, um arquivo binário de configuração do FPGA é gerado pela ferramenta. Neste arquivo estão todas as configurações de interconexão e switches do sistema. Este arquivo é carregado no FPGA e ele passa a desempenhar a função descrita em VHDL. É possível reprogramar o FPGA a qualquer momento para que ele adote outra configuração de hardware. Figura 6:Arquitetura de um relé de proteção baseado na tecnologia de FPGA. Na arquitetura proposta, há garantia nos tempos de atuação, por conta do paralelismo inerente dos circuitos sintetizados dentro do FPGA. Logo, independente do número de funções de proteção habilitadas ou eventos

4 externos, o tempo de execução de cada função será sempre o mesmo. Este conceito pode ser observado na Figura 7. Figura 7: Tarefas executadas em paralelo em um FPGA. Este tipo de arquitetura, oferece grande confiabilidade, tempos de atuação (trip) reduzidos e prevenção contra obsolescência. A confiabilidade é obtida pelo fato do número reduzido de componentes eletrônicos, os tempos de atuação são reduzidos pelo fato das lógicas de proteção serem executadas em hardware. O código, escrito em VHDL, pode ser sintetizado novamente a qualquer momento para um modelo de FPGA mais recente, sem praticamente nenhuma adequação, o que protege contra a obsolescência. Este aspecto também favorece a ampliação da solução, caso haja a necessidade de novas funções e de um FPGA maior. Para a implementação do relé de proteção, foi utilizado um FPGA Cyclone IV da fabricante Altera. Este FPGA foi inserido em uma placa de circuito impresso que conecta este elemento a conversores analógicos/digital, relés de contato e entradas digitais. B. Implementação de Funções de Proteção em FPGA Esta seção descreve a modelagem de funções de proteção para serem implementadas em FPGA. Este passo exigiu grande conhecimento sobre o funcionamento de funções de proteção e programação de FPGAs por meio da linguagem VHDL. O processo é descrito a seguir. Podemos descrever uma função de proteção como uma máquina de estados. Máquina de estado é um modelo amplamente utilizado para representação de hardware onde o próximo estado depende do estado atual e de suas entradas. A utilização desta ferramenta possibilita uma forma de modelar as funções de proteção para posterior codificação na linguagem VHDL. A Figura 8 apresenta como exemplo a modelagem por máquina de estados da função de sobretensão. ST_DECIDE_R_S o Verifica a magnitude do fasor Se maior do que configurada, incrementa o tempo de OP e vai para o ST_DECIDE_OP Se menor do que configurada, incrementa o tempo de reset e vai para ST_DECIDE_R ST_DECIDE_OP o Se tempo de op (variável t) > ajuste de tempo (ajuste_t), vai para ST_OP o Senão, incrementa t e retorna para ST_CHECK_SYNC ST_OP o Sinaliza o trip da função de proteção ST_DECIDE_R o Se t > 0, decrementa t; o retorna para ST_CHECK_SYNC É importante ressaltar que as mudanças de estado são realizadas a cada pulso de clock. A abordagem de modelo de máquina de estados foi utilizada em todos os módulos do relé de proteção desenvolvido e codificadas na forma de linguagem VHDL. IV. TESTES COMPARATIVOS Esta seção apresenta testes comparativos entre o relé de proteção desenvolvido e dois relés comerciais que serviram de referência. Foi utilizado uma mala de testes da Omicron para avaliar os três equipamentos. O esquema utilizado para os testes pode ser observado na Figura 9. Os três equipamentos tiveram suas entradas de tensão e corrente ligados com a saídas analógicas da mala de testes em paralelo e série, respectivamente. Os contatos de uma saída digital de cada um dos relés foram ligados em entradas digitais distintas da mala. Figura 9: esquema de testes utilizado Foram utilizados dois casos de teste. No primeiro, somente a função de sobrecorrente estava ativada. No outro caso, foram habilitadas as seguintes funções, além da sobrecorrente: sobretensão e sobrecorrente temporizada. Os resultados podem ser observados na tabela 1, onde encontramos os dois casos abordados, respectivamente. Figura 8: máquina de estados da função de sobretensão Os seguintes estados são implementados pela máquina de estados: ST_CHECK_SYNC o Aguarda um novo fasor.

5 Tabela 1: resultados comparativos do relé baseado em FPGA com relés de referência. Relé FPGA Tempo de Atuação (ms) Caso 1 Caso 2 Relé Relé Relé Relé A B FPGA A Relé B 19 25,7 19,5 18,6 31,4 19,3 18, ,4 18,1 35,3 19,1 18,7 30,9 20,5 18,8 21,8 19,3 18,1 21,4 18,3 18,6 20,6 19,8 18,9 35,2 18,1 18,1 31,9 19,4 18,9 28,4 18,2 18, , , ,3 27,1 19,6 18,8 20,9 19,1 18,2 24, ,7 23, ,5 28,1 17,6 18,9 23,3 20, ,7 19,4 18,6 26,6 21,9 18,9 32,3 19,7 18,2 28,9 21,2 18,3 33,9 20,5 Média 18,72 26,38 19,28 18,49 27,79 19,70 Desvio Padrão 0,29 4,44 1,36 0,30 5,07 1,03 Pode-se observar que o relé baseado na tecnologia de FPGA tem pouca variação no tempo de atuação, ficando inferior a 0,3 ms nos dois casos testados. O Relé A e o Relé B apresentam uma variação maior no tempo de atuação. V. CONCLUSÕES Este artigo apresentou uma implementação de relé de proteção baseado na tecnologia de FPGAs. Foram apresentados os aspectos construtivos de um relé de proteção digital multifunção tradicional, que pode ser encontrado comercialmente e foi evidenciado a forma como este dispositivo faz a execução de suas tarefas de forma sequencial, com o tempo disponível para processamento dividido entre estas de acordo com a prioridade. Foi apresentado a tecnologia de FPGA e a arquitetura do relé de proteção desenvolvido. Foi apresentado a forma de modelagem de uma função de proteção em FPGA. Foram feitos testes comparativos entre o relé desenvolvido e relés de referência. Os testes demonstraram que o relé desenvolvido apresenta um baixo desvio padrão (jitter) no tempo de atuação das funções de proteção, se comparado com os relés de referência. Também foi observado que o relé desenvolvido não apresenta degradação na performance conforme mais funções de proteção são habilitadas. VI. REFERÊNCIAS BIBLIOGRÁFICAS [1] Coury, D. V., Oleskovicz, M. and Giovanini, R. (2007). Proteção digital de sistemas elétricos de potência: dos relés eletromecânicos aos microprocessados inteligentes, 1 edn, EDUSP, São Carlos. [2] U. C. Neto, "Aplicações de Controle e Supervisão Distribuídas em Subestações de Energia Elétrica Através do Uso de Relés Digitais de Proteção," Dissertação de Mestrado, Dept. de Engenharia Elétrica, Universidade de São Paulo, São Carlos, [3] Silberschatz, A., Galvin, P. B. and Gagne, G. (2004). Operating System Concepts, 7 edn, Wiley. [4] Pong P. Chu (2006). RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, Wiley-IEEE Press; 1 edição.