Revisão: Projeto de Processadores em VHDL

Transcrição

1 Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Revisão: Projeto de Processadores em VHDL DCA0119 Sistemas Digitais Heitor Medeiros Florencio 1

2 Sumário Projeto de processadores de propósito único: Modelo: datapath e controlador. Projeto lógico combinacional. Componentes combinacionais e sequenciais. Projeto lógico sequencial. Projeto em RTL. Implementação em VHDL. 2

3 Projeto de Processadores de Propósito Único Modelo de um processador de propósito único 3

4 Projeto de Processadores de Propósito Único Datapath: Bloco de componentes de um caminho de dados. Componentes responsáveis por transformar e armazenar dados necessários no processamento. Controlador: Um circuito sequencial composto por um registrador e um circuito combinacional responsável por controlar o caminho de dados. Bloco responsável por implementar toda a lógica de processamento do processador. 4

5 Projeto Lógico Combinacional Representação de funções booleanas: 5

6 Projeto Lógico Combinacional 6

7 Projeto Lógico Combinacional Passo 1 Passo 2 Passo 3 Otimização Passo 2 7

8 Alguns Componentes Combinacionais 8

9 Alguns Componentes Combinacionais: ULA 9

10 Alguns Componentes Sequenciais 10

11 Projeto Lógico Sequencial: Controlador 11

12 Projeto Lógico Sequencial: Controlador Passo 1 Passo 2 Passo 3 e 4 12

13 Projeto Lógico Sequencial: Controlador Passo 3 e 4 Passo 5 13

14 Projeto RTL Projeto em Nível de Transferência entre Registradores (RTL) Os componentes datapath são responsáveis pelas tarefas de armazenamento, movimentação e implementação de operações aritméticas e lógicas, requeridas durante todo o processamento. O controlador é responsável direto pelo controle de execução das tarefas. Especificar registradores de um circuito, descrever as possíveis transferências e operações a serem realizadas com os dados de entrada, de saída e dos registradores, e definir o controle que especifica quando transferir e operar com os dados. 14

15 Projeto RTL Passo 1: Capturar o comportamento do sistema através de uma Máquina de Estado de Alto Nível procurando modelá-la também algoritmicamente. Passo 2: Criar um datapath que possibilite implementar o comportamento da MdE de alto nível apreendida. Passo 3: Conectar o datapath a um controlador. Passo 4: Converter a MdE de alto nível em uma MdE que possa ser usada como controlador do datapath criado. 15

16 Implementação com Linguagens de Descrição de Hardware (HDLs) 16

17 VHDL VHDL: VHSIC Hardware Description Language. VHSIC: Very High Speed Integrated Circuits. Componentes de projeto: Entidades (entity). Arquiteturas (architectures). Bibliotecas (packages). 17

18 VHDL Entity: Descreve a interface do sistema digital descrito com o mundo externo, ou seja, apresenta a definição dos pinos de entrada e saída. Architecture: Descreve o comportamento ou a estrutura da entidade, ou seja, define como a função do sistema é realizada. A arquitetura pode conter componentes, lógica combinacional ou sequencial. Package: Utilização de alguma função não definida nas bibliotecas padrões do VHDL. O uso de uma biblioteca é feito por meio de duas declarações: library e use. 18

19 VHDL Sinais: Port: Diretiva que apresenta os sinais externos. Os sinais externos devem ser declarados na entidade. Signal: Diretiva que apresenta os sinais internos. Os sinais internos devem ser declarados na arquitetura. Não há a necessidade de especificar a direção do sinal interno. 19

20 VHDL Exemplo: 20

21 VHDL Tipos de dados: Tipo de dado Valores BIT, BIT_VECTOR 0, 1 STD_LOGIC, STD_LOGIC_VECTOR X, 0, 1, Z, -, U... INTEGER... STD_LOGIC: 21

22 VHDL: Somador Completo 22

23 VHDL: Somador Completo 23

24 VHDL: MUX 2x1 24

25 VHDL: Contador de 4 bits 25

26 VHDL: Implementando MdE 26

27 VHDL: Implementando MdE (1) 27

28 VHDL: Implementando MdE (1) 28

29 VHDL: Implementando MdE (2) 29

30 Dúvidas? Dúvidas por 30