Revisão: Projeto e síntese de Circuitos Digitais em FPGA

Transcrição

1 Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Revisão: Projeto e síntese de Circuitos Digitais em FPGA DCA0119 Sistemas Digitais Heitor Medeiros Florencio

2 Tópicos Fluxo de projeto em FPGA. Desenvolvimento de um projeto e síntese de um sistema digital. Driver PS2.

3 Fluxo de Projeto em FPGA Projetos baseados em PLD (Dispositivos Lógicos Programáveis) começam com a especificação formal do sistema e termina com a programação ou configuração do dispositivo PLD. PLD SPLD CPLD FPGA

4 Fluxo de Projeto em FPGA + Especificação do circuito Descrição do Circuito Síntese Alocação e Roteamento Análise temporal O fluxo de projeto de sistemas digitais em PLD (FPGA) pode ser alterado de acordo com as ferramentas de softwares disponíveis para projeto e síntese do circuito. As principais empresas fabricantes de FPGA são: Altera Xilinx Lattice Simulação Programação

5 Etapa: Descrição do Circuito As ferramentas de especificação de um projeto baseado em FPGA, normalmente, permitem que o circuito seja descrito em dois formatos: Formato textual: utilizando uma linguagem de descrição de hardware (HDL), como VHDL ou Verilog. Formato gráfico: um desenho esquemático do circuito utilizando elementos primitivos disponibilizados por bibliotecas.

6 Etapa: Síntese O processo de síntese inclui as seguintes etapas: Análise: checagem das partes do projeto e conversão para um formato intermediário. Geração de hardware genérico: o projeto é convertido em conjunto de expressões booleanas e uma netlist (interconexões de elementos) de portas básicas. Otimização: minimização de expressões e conexões do netlist. Síntese final: projeto de elementos lógicos e células do FPGA que serão utilizados na construção do circuito.

7 Etapa: Alocação e Roteamento Na fase de alocação e roteamento, os elementos lógicos projetados em fases anteriores serão alocados na matriz e o processo de roteamento de sinais entre esses elementos é realizado.

8 Etapas: Análise temporal Nesta fase, são geradas informações sobre atrasos de pior caso, velocidade de transferência, atrasos entre portas, como também tempos de gatilhos (setup) e manutenção dos sinais (hold). Essas informações são geradas em formas de tabelas e gráficos, podendo auxiliar em um manutenção do projeto.

9 Etapa: Programação / Configuração do FPGA Após a fase de síntese, são gerados dois tipos de arquivos: Arquivo do tipo.sof (SRAM object file): programar dispositivos baseados em memória SRAMs. Arquivo do tipo.pof (programming object file): programar dispositivos baseados em memória EEPROMs.

10 Fluxo de Projeto

11 Projeto: Prototipagem em FPGA de um Driver PS/2

12 Projeto 1. Projetar um circuito digital para apresentar em sua saída (display de 7 segmentos) qual a tecla de um teclado com conector PS2, sendo necessário implementar o protocolo serial de transmissão de dados PS/2. Utilize o display de 7 segmentos HEX0 (HEX0_D0,..., HEX0_D6) para apresentar o caractere digitado e os pinos PS2_CLK e PS2_DAT para comunicação com o teclado.

13 Protocolo de comunicação PS/2 A comunicação serial no conector PS/2 é síncrona, funciona de 10kHz a 16kHz no nível TTL e ocorre sempre iniciando do bit menos significativo do dado a ser transmitido. O teclado é responsável por gerar o clock interno para sincronismo. Na placa DE2, a comunicação com o conector é realizada pelos pinos PIN_D26 (pino do clock) e PIN_C24 (pino do dado).

14 Protocolo de comunicação PS/2 Circuito de comunicação com o conector da placa DE2:

15 Protocolo de comunicação PS/2 O quadro de uma mensagem do protocolo PS/2 é dividido em dois quadros: Um quadro de 11 bits para a ação de pressionar a tecla. Um quadro de 11 bits para o início da nova transmissão (ACK). Um quadro de 11 bits para a ação de soltar a tecla. Ação de pressionar a tecla: 1 bit de start. 8 bits de dados. 1 bit de paridade (impar). 1 bit de stop.

16 Protocolo de comunicação PS/2 Dado

17 Dado (scancode): Padrão de codificação

18 Projeto: Código em VHDL

19 Visão do Projeto conversor-ascii PS2_CLK PS2_DAT driver-ps2 Display[6..0]

20 DriverPS2.vhd Entidade: Arquitetura:

21 DriverPS2.vhd Arquitetura [continuação]:

22 DriverPS2.vhd Arquitetura [continuação]: Quadro enviado quando a tecla é pressionada.

23 DriverPS2.vhd Arquitetura [continuação]: Intervalo e quadro enviado quando soltar a tecla.

24 Entidade e arquitetura: ConverterCodigo.vhd

25 ConverterCodigo.vhd Convertendo da codificação do teclado em ascii e depois no vetor do display.

26 Programação na placa utilizando o Quartus

27 Referências Altera. DE2 Development and Education Board. Manual do usuário. Disponível em: ftp://ftp.altera.com/up/pub/webdocs/de2_usermanual.pdf. Acesso em: 20 de fevereiro de Alberto Nicolau. Flow Design. Notas de aulas. DE SOUSA FREIRE, Tiago Samir. INTERFACEAMENTO DE ENTRADA E SAÍDA EM APLICAÇÕES COM USO DE FPGA. Universidade Federal do Ceará, 2010.

28 Dúvidas? Dúvidas por 28