SOBRE O CONTROLE DIGITAL DE CONVERSORES ESTÁTICOS

Transcrição

1 CONSIDERAÇÕES RELEVANTES SOBRE O CONTROLE DIGITAL DE CONVERSORES ESTÁTICOS Seminário de Eletrônica de Potência e Controle (SEPOC 2010) Programa de Pós Graduação em Engenharia Elétrica Universidade id d Federal Fd lde Santa Maria, Dr. Eng.

2 Sumário Visão geral sobre controle digital Análise comparativa entre controle analógico e digital Tópicos fundamentais para o controle digital de conversores Freqüência de amostragem Tipo de PWM a ser usado Filtro anti aliasing Atraso de implementação 2

3 O que é Eletrônica de Potência (EP)? Eletrônica de potência é a tecnologia associada ao eficiente processamento e controle da energia por meios estáticos a partir da sua forma disponível de entrada e forma desejada em sua saída Está presente em quase tudo. Sua fi faixa de potência vai de mw (micro fontes) a centenas de MW (it (sistemas de energia) i) 3

4 Por que EP usa controle? Para se ter domínio sobre as variáveis de saída dos conversores estáticos Para controlar automaticamente as variáveis de dinâmica muito rápida ordem de tempo de ms, μs Geração de referência Sinal de referência Controlador Ação de controle PWM (atuador) Razão cíclica Conversor (planta) Variável de saída Sinal medido Sensor Grandeza medida 4

5 Como é um sistema de controle analógico? Controlador Planta u u r t t y t d i x 0 d o r e u + G c (s) + + G p (s) y t y m y m y m G f (s) + + t t d m Contínuo Contínuo 5 5

6 Implementação: controle analógico Exemplo: PI Circuito Lei de controle de implementação equação diferencial r R a R b y m R c -15V y m ( ) = ( ) ( ) et rt y t Cm 1 ()- () () R 2 R 4 +15V R R 1 t+15v k p 3 +15V + e - - = p Ti t 0-15V -15V u t k e t e t dt u Rd Projeto: circuito e valores dos resistores e capacitores 6

7 Análise: controle analógico Desempenho muito bom (se bem projetado) Facilidade d de projeto métodos clássicos Não possui flexibilidade para alterações no controlador implementação em hardware (circuito) Não é viável a implementação de leis de controle complexas Maior sensibilidade a variações térmicas e paramétricas dos componentes eletrônicos 7

8 Como é um sistema de controle digital? Controlador Planta w u r t t y r t + - G c * (s) d i x 0 G p (s) d o o e w u D/A y t A/D y m G f (s) + + y m y m d m t Discreto Contínuoo t 8

9 Implementação: controle digital Exemplo: PI INICIALIZAÇÃO Circuito de implementação % Definições +5V Lei ide controle equação +15V de diferenças discretas r y m R 1 R 2 R 3 C 1 +15V - + μp R R 4 5 RST S 1 ' AD1 C uk [ ] = uk [ 1] + kek [ ] + kek [ 1] -15V R 1 R 2 XTAL1 R 3 C C 1 ' define u=0, u_lst1, e=0, e_lst1, y, r define k1=0.1, k2=0.3, fs=1000; TIMER0 = /fs; % T mode(timer0,1); % timer em modo % loop infinito set(timer0); % ativa timer0 loop; % laço infinito INTERRUPÇÃO DE TIMER r = input(adc1); % lê velocidade y = input(adc2); % lê referência u_lst1 = u; % atualiza variáveis e_lst1 = e; % atualiza variáveis e = r y; % erro u = u_lst1 + k1*e + k2*e_lst1; %PI ' Implementação XTAL2 recursiva memória limitada +15V V AD2 DA1 u output(da1,u); t(da1 % atualiza DA1 return; % retorno de interrupção Projeto: código e parâmetros doprograma 9

10 Implementação: controle digital Desempenho bom (se bem projetado) Maior flexibilidade para alterações no controlador implementação em software É possível se implementar leis de controle muito mais complexas que as analógicas É possível se utilizar o processador também para outras funções (calibração, proteção, monitoração, gerenciamento) 10

11 Implementação: controle digital Baixa sensibilidade a variações térmicas e paramétricas dos componentes eletrônicos Possibilidade de proteção do projeto O projeto do controlador ld é normalmente mais complexo É necessário maior conhecimento técnico para a implementação do controlador 11

12 O que há de diferente no controle digital? Menor quantidade d de informação das variáveis i a serem controladas Existe dinâmica adicional relacionada ao processo de conversão de digital para analógico (D/A) Equações de diferenças discretas têm comportamento diferente das equações diferenciais Impacto de filtros anti aliasing na dinâmica do sistema Teoria de controle discreto ampla bibliografia 12

13 Como controlar digitalmente conversores? Questões importantes: Qual é a melhor freqüência de amostragem a ser usada? Qual é o padrão PWM mais adequado para o controle digital? Quandoé precisousar filtro anti aliasing? aliasing? Como tratar no projeto o atraso de implementação do controlador? Muitas destas questões nãosão clarasparaa a comunidade de eletrônica de potência 13

14 Escolha da freqüência de amostragem (f s ) i o D 1 D 2 L D b v ac i ac v in S C o v o D 3 D 4 i L v in i L v o f _ v * o + e 2 f il * 3 i + C (s) * v L + e S x i + C (s) v i PWM - v o f 1 f 2 v in i L f 3 f 4 DSP/μC 14

15 Escolha da freqüência de amostragem (fs) fs é escolhido lhid em ffunção ã d da b banda d passante d desejada j d para o sistema em malha fechada Regra prática fs = 10 fb 75 rad/s / 750 rad/s / 20 Malha aberta Magnitude (db B) 0 Malha fechada Freq enc (rad/sec) Frequency

16 Escolha da freqüência de amostragem (f s ) f s deve ser um número múltiplo l inteiro i ou submúltiplo l inteiro da freqüência de comutação do conversor f sw f b f = nf << fsw sw s fb fsw f sw = 1 2 f s d d PWM PWM comutação amostragem A/D e D/A T T T T sw sw sw sw comutação amostragem A/D e D/A T s T T s s T s T s T s 16 T sw T sw

17 Escolha da freqüência de amostragem (f s ) f sw deve ser escolhido para maximizar i a resolução efetiva fti do PWM fclk Objetivo: maximizar c p c 2 b p = f s c p V da f clk é característica do microcontrolador empregado 17

18 Escolha da freqüência de amostragem (f s ) Resolução efetiva do PWM (D/A): b e f clk log f 10 clk = freqüência de clock = floor fs do modulador + 1 log 10 2 f s = freqüência de amostragem Ex: Resolução efetiva f s = 100kHz f clk = 4MHz b = 12 (timer) b e = 6.3 (muito baixo) 18

19 Problema de f s muito elevado Todos os pólos e zeros do controlador ld todos tendem ao ponto (1,0) do plano z quando f s aumenta 19

20 Problema de f s muito elevado Ex.: Localização dos pólos e zeros para o seguinte controlador ld discretizado com diferentes valores de T s G c ( s) = 30 s s s 2 + 2s+ 26 ( + 3)( s+ 40) f s = 10Hz f s = 100Hz f s = 1000Hz 1 Pole-Zero Map 1 Pole-Zero Map 1 Pole-Zero Map Imaginary Axis Imaginary Axis Imaginary Axis Real laxis Real Axis Real Axis 20

21 Problema de f s muito elevado f s = 10Hz Gc ( s) = z 1.54z ( z 1)( z )( z ) f s = 100Hz Gc ( s ) = ( z 1)( z )( z ) z z f s = 1000Hz ( s) G c = z 1.998z ( z 1)( z 0.997)( z ) Controladores para sistemas com elevadas freqüência de amostragem demandam elevada resolução do processador para representação precisa dos parâmetros 21

22 Representação imprecisa dos parâmetros Os valores projetados podem não corresponder aos possíveis valores de implementação Na região do entorno de (1,0) pequenas diferenças na localização dos pólos e zeros resultam em grande erro na resposta do sistema Valores implementados (mais próximos possíveis dos valores projetados) 8 bits Valores projetados 22

23 Representação imprecisa dos parâmetros Ex.: Impacto do erro de representação dos parâmetros: A) G c ( s) = z z z z + z B) G c ( s ) = z z z z z C) G c ( s) = z z z z + z

24 Representação imprecisa dos parâmetros Ex.: Impacto do erro de representação dos parâmetros: Bode Diagram Mag gnitude (db) A B C Phase (deg) Frequency (rad/sec) O truncamento do valor dos parâmetros influencia a resposta 24

25 Mitigação do problema (f s >>f b ) 1. Mudar a estrutura de implementação Ao invés de usar uma única eq. de diferenças, usar um conjunto de FT de 1 a e 2 a ordens discreta em série p k = 1 ( 1 1 q ) ( ) k q G q = c D q p m, m> n = n, m n e G c (q -1 ) u e D 1 (q -1 ) D 2 (q -1 )... D p (q -1 ) u 25

26 Mitigação do problema (f s >>f b ) Possíveis funções de transferência de 1ª e 2ª ordem: ( ) D q = β q D k k Dk D k 1 1 0, k β +β ( 1) 0, k 1, q = 1, k 1 kq 1 D k ( 1 q ) 1+α q Para (m>n): ( 1 β ( ) ) 0, k q = +α +α +α q +α q , kq 2, kq q 1 1 k k β + β q + β = 1 D q =β +β q q 1 2 0, k 1, k 2, k 1 1 +α 1, kq +α2, kq 1 1 k 0, k 1, k ( 1 ) 0, 1, q = +α +α ( ) 1 2 β +β 1 q q 1 1 1, k 2, k ( ) D q =β +β q +β q D k 0, k 1, k 2, k k q 1 β +β q +β = 0, k 1, k 2, k 1 1+ α 1,kk q q 26

27 Mitigação do problema (f s >>f b ) Ex.: Representação do controlador: A) G c ( s) = z z z z + z B) Gc ( s ) = z z z z z C) G ( s) c 2 1 z 1.978z = z 1 z 1.64z

28 Mitigação do problema (f s >>f b ) Ex.: Resposta em freqüênciadoscontroladores controladores 40 Bode Diagram 30 Ma agnitude (db) Pha ase (deg) A B C Frequency (rad/sec) Empregando uma estrutura de implementação adequada se melhora significativemente a resposta da equação característica 28

29 Mitigação do problema 2. Redes de implementação São estruturas de implementação que melhoram minimizam os estouros de variável e minimizam os erros de arredondamento. Seja a FT de cada um dos termos dos blocos de 1 a /2 a ordem: D k β +β q +β 1+ α q +α q q 1 2 ( q ) = As principais redes de implementação são mostradas as a seguir: 29

30 Mitigação do problema (f s >>f b ) a. Forma direta 2 (DFII) w[k] q -1 w[k-1] Memória requerida: N Vantagens: Melhores as propriedades numéricas com relação a forma DFI q -1 w[k-2] Implementação: wn [ ] = un [ ] α wn [ 1] α wn [ 2] 1 2 y [ n ] =β w [ n ] + β w [ n 1] +β w[ n 2] Desvantagem: Possibilitade de overflow aritmético para compensadores com elevados Q Implementa os pólos antes dos zeros 30

31 Mitigação do problema (f s >>f b ) b. Forma direta 2 transposta (DFIIt) Memória requerida: N q -1 w 1 [k] Vantagens: Melhores as propriedades numéricas com relação a forma DFI q -1 Implementação: w 2 [k] w [ n ] = β u [ n ] α y [ n ] w[ n] =βu[ n] α y[ n] + w [ n 1] yn [ ] = β un [ ] + w[ n 1] 0 1 Desvantagem: Possibilitade de overflow aritmético para compensadores com elevados Q Implementa os zeros antes dos pólos 31

32 Escolha do tipo de PWM 32

33 Escolha do tipo de PWM PWM centrado evita comutações nos instantes t de amostragem diminuição de ruído no controle d PWM Pulso no início d PWM Pulso centrado PWM PWM comutação comutação T sw T sw T sw T sw amostragem A/D e D/A amostragem A/D e D/A T s T s T s T s T s T s T s T s 33

34 Escolha do tipo de PWM: Dinâmica PWM centrado aproxima comportamento do ZOH Ex.: Resposta no tempo: ZOH f i *(t) 1-6T s -5T s -4T s -3T s -2T s -T s T 2T 3T 4T 5T 6T 7T 8T 9T s s s s s s s s s h (t) t zoh 1-6T s -5T s -4T s -3T s -2T s -T s f o (t) T s 2T s 3T s 4T s 5T s 6T s 7T s 8T s 9T s t 1-6T s -5T s -4T s -3T s -2T s -T s T s 2T s 3T s 4T s 5T s 6T s 7T s 8T s 9T s t 34 t

35 Escolha do tipo de PWM: Dinâmica Ex.: Resposta no tempo: PWM centrado f i *(t)( ) 1-6T s -5T s -4T s -3T s -2T s -T s T s 2T s 3T s 4T s 5T s 6T s 7T s 8T s 9T s d h pwm (t) 1 t -6T s -5T s -4T s -3T s -2T s -T s f o (t) T s 2T s 3T s 4T s 5T s 6T s 7T s 8T s 9T s t 1-6T s -5T s -4T s -3T s -2T s -T s T s 2T s 3T s 4T s 5T s 6T s 7T s 8T s 9T s t 35

36 Escolha do tipo de PWM: Dinâmica Função de transferência (Transformada de Fourier): a. ZOH H zoh ( j ) ( jωt ) 1 exp s ω = jωt b. PWM com pulso centrado H pwm ( j ) s Ts d Ts + d exp jω exp jω 2 2 ω = jωt s c. PWM com pulso no início 1 exp( jωd) Hpwm ( jω ) = jωt s 36

37 Escolha do tipo de PWM: Dinâmica Ex.: Resposta em freqüência: ZOH 1 x 10-3 Magnitud de(absoluto) Freqüência(Hz) 0 Fa ase(graus) Freqüência(Hz) 37

38 Escolha do tipo de PWM: Dinâmica Ex.: Resposta em freqüência: PWM com pulso centrado variação de m Ma agnitude(abs soluto) 1 x 10-3 PWM centrado vs. Índice de modulação m=0.2 m= m=0.6 m=0.8 m= Freqüência(Hz) 0 Fase e(graus) Freqüência(Hz) 38

39 Escolha do tipo de PWM: Dinâmica Ex.: Resposta em freqüência: PWM com pulso no início i variação de m soluto) agnitude(ab M x 10-3 PWM centrado vs. Índice de modulação m=0.2 m=0 0.4 m=0.6 m=0.8 m= Freqüência(Hz) 0 Fase e(graus) Freqüência(Hz) 39

40 Escolha do tipo de PWM: Dinâmica Resposta em freqüência do PWM com pulso centrado: A atenuação da amplitude é menor nas altas freqüências em relação ao ZOH para m pequenoeno Atraso de fase idêntica ao ZOH na faixa de interesse Resposta em freqüência do PWM com pulso no início: A atenuação da amplitude é menor nas altas freqüências em relação ao ZOH para m pequeno (idêntica ao pulso centrado) Atraso de fase menor que a do ZOH na faixa de interesse Como o atraso de fase é normalmente a característica mais importante no projeto do controlador, a aproximação do PWM com pulso centrado por um ZOH é adequada 40

41 Projeto do filtro anti aliasing Controlador Planta r + - G c * (s) d i x 0 G p (s) d o o e w u D/A y A/D y m G f (s) + + d m Discreto Contínuoo 41

42 Filtro anti aliasing A modulação pode impactar na medida das variáveis i de saída devido ao fenômeno de replicação espectral (folding) F(jω) ω s ω 3ω s s ω 2 2 Espectro da variável medida F m (jω) ω s 2 ω s 2 ω s 3ω s ω ω s 2 2 3ω s Espectro da variável amostrada 42

43 Filtro anti aliasing Ex: Inversor de tensão com filtro LC 43

44 Filtro anti aliasing Ex: 1 Tensão de saída para PWM com pulso no início * Amostras obtidas (f s = f sw ) Forma de onda Espectro Necessita se de um filtro antes da conversão A/D 44

45 Filtro anti aliasing Ex: Corrente no indutorpara PWM com pulsono início * Amostras obtidas (f s = f sw ) Forma de onda Espectro Necessita-se de um filtro antes da conversão A/D 45

46 Filtro anti aliasing Ex: Tensão de saída para PWM com pulso centrado * Amostras obtidas (f s = f sw ) Forma de onda Espectro Necessita-se de um filtro antes da conversão A/D 46

47 Filtro anti aliasing Ex: Corrente no indutor para PWM com pulso centrado * Amostras obtidas (f s = f sw ) Forma de onda Espectro Não necessita-se de filtro antes da conversão A/D 47

48 Filtro anti aliasing Ex: Corrente no indutor para PWM com pulso centrado Piora Melhora Em alguns casos o filtro anti-aliasing pode piorar a medida 48

49 Como abordar o atraso de implementação Conversão Cálculo da lei Conversão A/D de controle D/A (PWM) tempo 49

50 Atraso de implementação Leis de controle com funções de transferências próprias (com grau relativo 0) resultam em equações de diferenças que precisam de e[k] para calcular l u[k] Ex.: Controlador PI [ ] = [ 1] + [ ] + [ ] uk uk bek bek 1 2 Como a aquisição, cálculo e atualização da lei de controle não é instantânea, necessita se de um elevado poder de processamento para não se ter um atraso de transporte muito elevado 50

51 Atraso de implementação Lei de controle própria (m=n) G n n 1 bz n + bn z + + bz + b c z = n n 1 z + an 1z + + a1z+ a0 ( ) [ ] = n 1 [ 1] 1 [ + 1 ] au 0 [ k n] + be n [ k] + bn 1e[ k 1] + + be[ k n+ 1] + b e[ k n] uk a uk auk n O método necessita de uma grande da capacidade processamento do μc 1 0 y[k] u[k] y[k+1] u[k+1] Processando Espera Processando Espera T c T c T s T s 51

52 Impacto do atraso de implementação Lei de controle estritamente própria (m<n) G m m 1 bmz + bm 1z + + b1z + b0 c ( z) = n n 1 z + an 1z + + a1z+ a0 [ ] = n 1 [ 1] 1 [ + 1 ] au 0 [ k n ] + be m [ kç + m n ] + bn 1e[ k+ m n 1] + + b e[ k n + 1] + b e[ k n] uk a uk auk n u[k] y[k] Permite utilização máxima do processador 1 0 u[k+1] u[k+1] y[k+1] u[k+1] Processando Espera Processando Espera T c T c T s T s 52

53 Solução do problema do atraso Inclusão do atraso de transporte no modelo da planta r + - G c (z) d i x 0 e u z -1 G p (z) d o y G p (z) Considera se para o projeto a planta G p (z): Y ( z) Gc( z) Gp '( z) R z 1 G z G ' z ( ) = G ' + ( ) ( ) ( ) p z c p = G p ( z) z O atraso de fase é incluído no projeto 53

54 Conclusão O controle digital de conversores é um tema de grande relevância para a eletrônica de potência É necessário um conjunto de conhecimentos que vão além da teoria de controle discreto Existe pouca bibliografia mostrando aspectos questões relevantes como aqui apresentado 54

55 CONSIDERAÇÕES RELEVANTES SOBRE O CONTROLE DIGITAL DE CONVERSORES ESTÁTICOS Seminário de Eletrônica de Potência e Controle (SEPOC 2010) Programa de Pós Graduação em Engenharia Elétrica Universidade id d Federal Fd lde Santa Maria, Dr. Eng.