Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Transcrição

1 Uiversidade Federal de ata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Lógica Programável IE 5348 Aula Projeto de istemas Digitais o ível RT. Compoetes do ível RT. O modelo BO / BC (datapath x cotrole). Estudo de caso. Projeto do multiplicador por somas sucessivas (sol. custo míimo). Prof. José Luís Gützel gutzel@if.ufsc.br

2 Projeto de istemas Digitais o ível RT Tipos e Características dos istemas Digitais Classificação egudo a Temporização. Ds Assícroos: ão possuem um sial de relógio para prover o cadeciameto das operações As operações são vistas como evetos ecadeados (ou idepedetes) Possui um custo maior em termos de recursos, pois é ecessário implemetar protocolos de comuicação etre os blocos do sistema ão tolerates a variações a temporização slide.2 Prof. José Luís Gützel

3 Projeto de istemas Digitais o ível RT Tipos e Características dos istemas Digitais Classificação egudo a Temporização 2. Ds ícroos: Utilizam um sial de relógio para prover o cadeciameto das operações O fucioameto é quebrado em passos deomiados operações Cada operação geralmete leva um ciclo de relógio para ser realizada, mas há esquemas alterativos (ex.: chaiig, pipeliig) Em um ciclo de relógio uma ou mais operações podem ser realizadas simultaeamete As técicas de projeto existetes permitem abstrairse detalhes do comportameto slide.3 Prof. José Luís Gützel

4 Projeto de istemas Digitais o ível RT Tipos e Características dos istemas Digitais Classificação egudo as Fucioalidades. istemas Digitais de Aplicação Específica (AICs): Realizam somete um algoritmo Oferecem pouca ou ehuma programabilidade (i.e., alteração da fucioalidade) O projeto é feito de modo a otimizar a execução do algoritmo implemetado, visado a aplicação específica (máximo desempeho com o míimo custo e evetualmete, míimo cosumo de eergia) Exemplos: codificadores/decodificadores de images slide.4 Prof. José Luís Gützel

5 Projeto de istemas Digitais o ível RT Tipos e Características dos istemas Digitais Classificação egudo as Fucioalidades 2. istemas Digitais de Propósito Geral: Podem ser programados para executar diversos algoritmos (ou virtualmete, todos os algoritmos) Para tato, são projetados para realizar um cojuto de istruções ão otimizados para realizar o cojuto de istruções para o qual são projetados (e ão um algoritmo ou uma classe de algoritmo) Exemplos: microprocessadores slide.5 Prof. José Luís Gützel

6 Projeto de istemas Digitais o ível RT Tipos e Características dos istemas Digitais Classificação egudo as Fucioalidades 3. istemas Digitais Programáveis, de Aplicações Específicas: Podem ser programados para executar uma fução ou um algoritmo pertecete a uma determiada classe. ão projetados para realizar um cojuto de istruções apropriado à classe de problema a que se destiam ão otimizados para realizar o cojuto de istruções para o qual são projetados (e ão um algoritmo ou uma classe de algoritmo) Exemplos: microcotroladores, DPs (Digital igal Processors) e GPUs (Graphic Processig Uits) slide.6 Prof. José Luís Gützel

7 Projeto de istemas Digitais o ível RT O Modelo Bloco Operativo / Bloco de Cotrole Etradas (de dados) Etradas (de cotrole) Bloco Operativo (datapath) siais de cotrole siais de status Bloco de Cotrole (cotrol) aídas (de dados) aídas (de cotrole) slide.7 Prof. José Luís Gützel

8 Projeto de istemas Digitais o ível RT O Modelo Bloco Operativo / Bloco de Cotrole Etradas (de dados) Etradas (de cotrole) Bloco Operativo (datapath) siais de cotrole siais de status Bloco de Cotrole (cotrol) Bloco Operativo: aídas (de dados) Realiza trasformações sobre dados, geralmete proveietes do mudo extero As trasformações são realizadas em um ou mais passos, cada passo demorado um ciclo de relógio Gera siais de status que são usados pelo Bloco de Cotrole para defiir a seqüêcia de operações a serem realizadas (às vezes são chamados de flags ) slide.8 aídas (de cotrole) Prof. José Luís Gützel

9 Projeto de istemas Digitais o ível RT O Modelo Bloco Operativo / Bloco de Cotrole Etradas (de dados) Etradas (de cotrole) Bloco Operativo (datapath) siais de cotrole siais de status Bloco de Cotrole (cotrol) Bloco de Cotrole: aídas (de dados) aídas (de cotrole) Gera os siais de cotrole ecessários e a ordem correta, coordeado os recursos do bloco operativo Recebe siais de cotrole do mudo exterior, podedo ser desde um simples iiciar até um código de operação ( opcode, dos processadores) Pode gerar uma ou mais saídas de cotrole para se comuicar com outros sistemas digitais (p. ex.: doe, bus request, ack ) slide.9 Prof. José Luís Gützel

10 Projeto de istemas Digitais o ível RT Os Compoetes do ível RT Etradas (de dados) Etradas (de cotrole) Bloco Operativo (datapath) siais de cotrole siais de status Bloco de Cotrole (cotrol) Bloco Operativo: aídas (de dados) aídas (de cotrole) Uidades Fucioais (UFs). Exemplos: somadores, subtratores, deslocadores, multiplicadores, UFs combiadas (somadores/subtratores, ULAs) Elemetos de armazeameto: registradores, baco de registradores (vários registradores, mas com limitação de portas de etrada/saída), fifos, memórias RAM (geralmete, RAM) Rede de itercoexão: fios, multiplexadores, barrametos + buffers tristate slide. Prof. José Luís Gützel

11 Projeto de istemas Digitais o ível RT Os Compoetes do ível RT Etradas (de dados) Etradas (de cotrole) Bloco Operativo (datapath) siais de cotrole siais de status Bloco de Cotrole (cotrol) Bloco de Cotrole: aídas (de dados) aídas (de cotrole) Implemetado por uma ou mais FMs usado um dos seguites métodos: Hardwired: registrador de estados + circuitos lógicos ou Usado ROM: registrador de estados + circuito comb. + um ou mais blocos ROM ou Microprogramada: registradorcotador + circuito comb. + um ou mais blocos ROM (subcaso da aterior ) slide. Prof. José Luís Gützel

12 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto. Custo de Implemetação (Fabricação) 2. Desempeho 3. Cosumo de Eergia 4. Testabilidade 5. Tolerâcia (ou Robustez) a Falhas A otimização simultâea destas variáveis é difícil, pois muitas são coflitates etre si. Vejamos o porquê. slide.2 Prof. José Luís Gützel

13 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto. Custo de Implemetação (Fabricação) Depede do úmero de trasistores, quatidade de coexões, úmero de pios de E/ e tipo de ecapsulameto. Área do chip: quato maior a área meor tede a redimeto do processo de fabricação ( yield ). slide.3 Prof. José Luís Gützel

14 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto 2. Desempeho O atraso crítico determia a máxima freqüêcia de fucioameto. Para atigir uma meta de desempeho o projetista pode: Escolher uma tecologia de fabricação (CMO) mais recete, com trasitores meores (e portato, mais cara). Otimizar o projeto elétrico e/ou lógico. Mudar a arquitetura do sistema, aumetado/iserido paralelismo Alterar o algoritmo, aumetado o grau de paralelismo. slide.4 Prof. José Luís Gützel

15 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto 3. Cosumo de Eergia Importatíssimo para aplicações portáteis, pois determia a duração da bateria (tecologia de armazeameto de eergia ão evolui com a mesma rapidez que a Microeletrôica). Dissipação do calor do chip requer um projeto térmico cuidadoso e pode icorrer em custos extras com ecapsulameto especial (mais caro) e vetilação forçada ( cooler ). slide.5 Prof. José Luís Gützel

16 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto 4. Testabilidade o circuito itegrado ão se tem acesso aos potos iteros, apeas aos pios de E/. Geralmete, é ecessário iserir modificações e até mesmo blocos de hardware que facilitem o teste do sistema digital. A fase de teste correspode a aprox. 5% do custo total de desevolvimeto de um chip. slide.6 Prof. José Luís Gützel

17 Projeto de istemas Digitais o ível RT Aspectos a erem Cosiderados o Projeto 5. Tolerâcia (ou Robustez) a Falhas istemas para aplicações críticas (aviões, satélites, usias ucleares, freios AB, airbags etc) precisam ser tolerates a falhas (trasietes e permaetes). Os sistemas digitais fabricados em tecologias CMO mais recetes (ditas aométricas) são suscetíveis a falhas trasietes oriudas da colisão de partículas carregadas (ETs e EUs). VCC source gate drai ío carregado VCC Vout P+ P Poço off o CL VCC slide.7 Prof. José Luís Gützel

18 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Colocação do Problema Dado um algoritmo (i.e., uma descrição comportametal), projetar um D (sistema digital) capaz de implemetálo, atededo a requisitos de projeto, o que se refere a:. Custo de Implemetação 2. Desempeho 3. Cosumo de Eergia 4. Testabilidade 5. Tolerâcia (ou Robustez) a Falhas slide.8 Prof. José Luís Gützel

19 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo : Cosidere o seguite algoritmo iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; OB: o algoritmo poderia estar descrito em C, C++, Java, ystemc etc slide.9 Prof. José Luís Gützel

20 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo : Uma especificação melhorada Comportameto Iterfaces iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; iício eta.d. saída etb proto slide.2 Prof. José Luís Gützel

21 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo : Iformações cotidas em um algoritmo iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; ial de cotrole (de saída) é iicializado com zero Valores lidos das etradas de dados são atribuídos a variáveis Variável auxiliar é iicializada com zero Testes (geram siais de status para o BC) Variáveis são usadas em operações aritméticas Resultado da operação é dispoibilizado a saída de dados ial de cotrole (de saída) é setado para idicar o térmio slide.2 Prof. José Luís Gützel

22 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo : Iformações cotidas em um algoritmo iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; iício eta.d. etb saída proto Um algoritmo cotém iformações sobre: As operações que devem ser realizadas sobre os dados (usadas o projeto do B.O.) O fluxo de execução (usadas o projeto do B.C.) slide.22 Prof. José Luís Gützel

23 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo eta etb iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; iício este algoritmo: Há variáveis que servem para armazear dados (A, B, P) Há variáveis que são apeas iterfaces de etrada e saída (eta, etb, saída, proto) Deve haver UFs para realizar as operações especificadas Associados aos testes deve existir siais de status que o B.C. Usa para tomar as decisões.d. saída proto slide.23 Prof. José Luís Gützel

24 Projeto de istemas Digitais o ível RT Projeto de istemas Digitais para Aplicações Específicas Exemplo de Algoritmo iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; Até aqui, ada foi especificado a respeito do desempeho e do custo da implemetação Explorado a relação custo x desempeho: Uma operação por ciclo de relógio x várias operações por ciclo. slide.24 Prof. José Luís Gützel

25 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Exemplo : Projetar um BO para o D que implemeta o algoritmo abaixo, assumido que: O D possua duas etradas de dados O custo de implemetação deve ser míimo O D ão precisa ter alto desempeho (e ão há restrição quato ao desempeho míimo ecessário) iício eta.d. etb saída proto iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; slide.25 Prof. José Luís Gützel

26 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : Reestruturado o Algoritmo para custo míimo iício eta.d. etb saída proto iício proto ; A eta; B etb; P ; e B etão Equato A faça iício P P + B; A A ; saída P; proto ; Iremos assumir que somete uma operação ocorre por ciclo de relógio As operações que podem ocorrer em paralelo estão em uma mesma caixa saída P proto iício proto A eta B etb P B = A = P P + B A A slide.26 Prof. José Luís Gützel

27 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : Uidades Fucioais (UFs) ecessárias iício Operações ecessárias: + e (a verdade, seria um decremeto, mas vamos assumir subtração) As operações + e são usadas em ciclos de relógio diferetes. Logo, poderemos usar um somador/subtrator, que é mais barato que um somador mais um subtrator proto A eta B etb P B = A = P P + B saída P proto A A slide.27 Prof. José Luís Gützel

28 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : Custo de UFs Versus Custo de UFs Combiadas omador de 4 bits a3 b3 a2 b2 a b a ubtrator de 4 bits b3 b2 b b b a3 a2 a a c4 C c3 C c2 C c C c c4 C c3 C c2 C c C c s3 b3 s2 b2 s b s b s3 s2 s s c3 a3 a2 a a omador/ubtrator de 4 bits c4 C c3 C c2 C c C c overflow s3 s2 s s slide.28 Prof. José Luís Gützel

29 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Calculado o Custo do omador/ubtrator b3 b2 b b c3 a3 a2 a a c4 C c3 C c2 C c C c a i b i M overflow s3 s2 s s g i p i c i+ c i x i M s i slide.29 Prof. José Luís Gützel

30 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Calculado o Custo do omador/ubtrator b3 b2 b b Mas em CMO c3 a3 a2 a a a i b i c4 C c3 C c2 C c C c overflow s3 s2 s s p i Vcc c i+ c i A B A s i B slide.3 Prof. José Luís Gützel

31 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Calculado o Custo do omador/ubtrator a i b i Algumas Implemetações CMO para a xor X Y X Y c i+ c i X Y X Y X X s i Y Y X Y 6 trasistores slide.3 2 trasistores (ecessita de 2 iversores) Prof. José Luís Gützel

32 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Calculado o Custo do omador/ubtrator a i b i Algumas Implemetações CMO para a xor Y X X X c i+ c i Y X Y Vcc X Y Y s i 8 trasistores 6 trasistores (é a mais usada) slide.32 Prof. José Luís Gützel

33 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Calculado o Custo do omador/ubtrator b3 b2 b b c3 a3 a2 a a c4 C c3 C c2 C c C c overflow s3 s2 s s Custo do omador/subtrator, por bit: 3 portas xor: 3 x 6 = 8 trasistores 3 portas ad de duas etradas: 3 x 4 = 2 trasistores Logo, custo de um bit = 3 trasistores (igoradose a xor que calcula o overflow) Custo de um somador/subtrator de bits: 3 trasistores slide.33 Prof. José Luís Gützel

34 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : Registradores iício Há três variáveis (p/ dados): A, B e P Iremos precisar, o máximo, três registradores proto A eta B etb P B = A = P P + B saída P proto A A slide.34 Prof. José Luís Gützel

35 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : Registradores Aálise do tempo de vida das variáveis: iício proto A 2 3 X 4 X 5 X 6 X 7 A eta B etb P 2 B P as 3 variáveis são escritas o fial do passo 2 X X X X X X X X X B = A = P P + B Existe ao meos um passo o qual as 3 variáveis estão vivas. Logo, são ecessários 3 registradores. Chamemolos de A, B e P 7 saída P proto A A 6 slide.35 Prof. José Luís Gützel

36 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo Dúvida: ão dá para reduzir o úmero de passos? iício Resposta: sim! o caso de comparações com zero, o mais barato é utilizar um circuito combiacioal específico para isto: proto A eta B etb P B = 3 2 registrador B =? A = P P + B 4 5 zero zero 7 saída P proto A A 6 slide.36 Prof. José Luís Gützel

37 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo olução : ovo Fluxograma iício proto A eta B etb P 2 B = A = P P + B 3 5 saída P proto A A 4 slide.37 Prof. José Luís Gützel

38 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo iício proto A eta B etb P 2 olução : elemetos para o BO: somador/subtrator 3 registradores com carga paralela, A, B e P, sedo P com reset assícroo Rede de itercoexão apropriada B = RstP CP P A CA B CB A = saída P proto 5 P P + B A A 3 4 overflow +/ operação =X+Y =XY slide.38 Prof. José Luís Gützel

39 Projeto de istemas Digitais o ível RT Projeto do Bloco Operativo Visado Custo Míimo iício eta etb saída P proto 5 proto A eta B etb P B = A = P P + B A A RstP CP 4 saída P 3 A CA Az Bz overflow +/ B CB 2 operação =X+Y =XY slide.39 Prof. José Luís Gützel

40 Projeto de istemas Digitais o ível RT Cálculo do Custo do Bloco Operativo eta 3 etb somador/subtrator de bits: 3 trasistores E o resto? RstP CP P A CA B CB Az Bz 2 4 overflow +/ saída slide.4 Prof. José Luís Gützel

41 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo Custo do Mux 2: em CMO sel A Y sel B A sel Y A Y B B 4 ou 2 trasistores 6 ou 4 trasistores (mais usado) slide.4 Prof. José Luís Gützel

42 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo Custo de um Flipflop D mestreescravo CMO CK D C Q Q CK 8 ou 2 trasistores (evetualmete, podemos cosiderar somete um iversor para o clock de todos os bits) D D CK CK CK CK CK OB: para set ou reset assícroo, adicioar 2 trasistores CK slide.42 Prof. José Luís Gützel

43 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo Custo de um Flipflop D mestreescravo CMO com habilitação de carga paralela 8+4= 22 trasistores dado D Q Q carga C Q CK OB: para set ou reset assícroo, adicioar 2 trasistores slide.43 Prof. José Luís Gützel

44 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo Custo de um Buffer Tritate (ãoiversor) E cotrole Vcc 6 ou 8 trasistores (evetualmete, podemos cosiderar somete um iversor para cotrolar buffers) slide.44 Prof. José Luís Gützel

45 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo Resumo omador ubtrator omador/subtrator Mux 2: Compoete RT Registrador com carga paralela (+2 trasistores para set ou reset assícroo) Registrador com carga paralela cotrolada (+2 trasistores para set ou reset assícroo) Buffer tristate ão iversor Custo slide.45 Prof. José Luís Gützel

46 Projeto de istemas Digitais o ível RT Estimativa do Custo do Bloco Operativo RstP CP 4 saída P eta 3 A CA Az Bz overflow +/ etb B CB 2 3 Muxes 2: 2 Registradores com carga paralela cotrolada cojuto de buffers tristate ão iversores Total Custo do BO omador/subtrator Registrador com carga paralela cotrolada e reset assícroo Estimativa de custo para o BC: úmero de estados: 5 ou 6 úmero de siais de cotrole = 9 Custo 3 3x4=2 2x22= slide.46 Prof. José Luís Gützel

47 Projeto de istemas Digitais o ível RT Estimativa do Desempeho do Bloco Operativo iício e = 4 bits: proto A eta B etb P B = 2 Maior iteiro sem sial: 5 ( ) Pior caso: A=5, B eqüêcia de execução:, 2, 5x(3,4), 5 = 33 passos (33 ciclos de relógio) 5 saída P proto A = P P + B A A 3 4 Geeralizado para bits: Maior iteiro sem sial: 2 Pior caso: A= 2, B eqüêcia de execução:, 2, (2 )x (3,4), 5 = (2 + 2)+3 passos (=~ 2 + ciclos de relógio) slide.47 Prof. José Luís Gützel

48 Projeto de istemas Digitais o ível RT Projeto do Bloco de Cotrole Visado Custo Míimo Diagrama de Estados (Assumido Moore) iício iicio= proto iicio= A eta B etb P 2 B = A = Bz= 2 Bz= 5 saída P proto P P + B A A Az= Az= 3 4 slide.48 Prof. José Luís Gützel

49 Projeto de istemas Digitais o ível RT Projeto do Bloco de Cotrole Visado Custo Míimo Tabela de Trasição de Estados (Assumido Moore) iício proto A eta B etb P 2 Estado atual iício Etradas BZ AZ Próx. Estado B = 2 5 saída P proto A = P P + B A A slide.49 Prof. José Luís Gützel

50 5 Projeto de istemas Digitais o ível RT Projeto do Bloco de Cotrole Visado Custo Míimo Tabela de aídas (Assumido Moore) saída P proto iício proto A eta B etb P B = A = P P + B A A RstP CP 4 saída P overflow eta A 3 Az CA +/ Bz etb B CB 2 operação =X+Y =XY slide.5 Prof. José Luís Gützel

51 Projeto de istemas Digitais o ível RT Projeto do Bloco de Cotrole Visado Custo Míimo Tabela de aídas (Assumido Moore) iício proto Estado Reg. P RstP CP Reg. A 3 CA CB omador/ub 2 aída 4 proto A eta B etb P 2 B = 2 3 saída P proto 5 A = P P + B A A sial RstP = CB = 3 = 2 = 4 = proto 5 siais sial sial slide.5 Prof. José Luís Gützel