Circuitos Aritméticos II

Transcrição

1 Circuitos Aritméticos II José Costa Itrodução à Arquitetura de Computadores Departameto de Egeharia Iformática (DEI) Istituto Superior Técico José Costa (DEI/IST) Circuitos Aritméticos II 1

2 Sumário Vírgula Fixa Represetações em Vírgula Flutuate Uidade Lógica e Aritmética José Costa (DEI/IST) Circuitos Aritméticos II 2

3 Números Fracioários Como são feitas as operações com úmeros fracioários? José Costa (DEI/IST) Circuitos Aritméticos II 3

4 Represetação em Vírgula Fixa Fixed-poit Vírgula sempre a mesma posição i bits para parte iteira, j bits para parte fracioária, i + j = bits Números egativos são represetados em complemeto para dois da mesma forma que os iteiros Posição diferete para a vírgula correspode a um úmero diferete Se i = 0 e j = - só parte fracioária Se i = e j = 0 - só parte iteira José Costa (DEI/IST) Circuitos Aritméticos II 4

5 Operações em Vírgula Fixa Usado Uidades Iteiras Somas e subtrações fucioam exatamete da mesma forma Multiplicação também com a ressalva de colocar a vírgula o lugar certo e ajustar o úmero de bits 0 1, , , Divisões também mas o dividedo terá que se ajustar o úmero de bits fracioários José Costa (DEI/IST) Circuitos Aritméticos II 5

6 Represetações em Vírgula Flutuate Floatig Poit Posição da vírgula varia de operado para operado Teremos etão que decidir ode colocar a vírgula Operações são mais complicadas José Costa (DEI/IST) Circuitos Aritméticos II 6

7 Matissa e Expoete S E F ( 1) S 2 E F = = 12 José Costa (DEI/IST) Circuitos Aritméticos II 7

8 Operações em Vírgula Flutuate Multiplicação e Divisão São mais fáceis do que soma e subtração Op1 = ( 1) S 1 F 1 2 E 1 Op2 = ( 1) S 2 F 2 2 E 2 Op1 Op2 = ( 1) S 1 S 2 (F 1 F 2 ) 2 E 1+E 2 Op1/Op2 = ( 1) S 1 S 2 (F 1 /F 2 ) 2 E 1 E 2 José Costa (DEI/IST) Circuitos Aritméticos II 8

9 Operações em Vírgula Flutuate Soma e Subtração Só é possível se expoete for o mesmo Se ão forem etão ou se aumeta o expoete do meor operado e se desloca a matissa para a direita ou se dimiui o expoete do maior operado e se desloca a matissa para a esquerda É preferível deslocar a matissa para a direita para ão se perderem os bits mais sigificativos Op1 = ( 1) S 1 F 1 2 E 1 Op2 = ( 1) S 2 F 2 2 E 2 Se E 1 > E 2 etão Op1+Op2 = ( 1) S 1 (F 1 + F 2 (E 1 E 2 )) 2 E 1 José Costa (DEI/IST) Circuitos Aritméticos II 9

10 A Recomedação IEEE-754 Formato de precisão simples 32 bits - 8 são expoete e 23 matissa Formato de precisão dupla 64 bits - 11 para expoete e 52 para matissa Matissa 1 implícito a posição mais alta e que ão se represeta Expoete Deslocameto fixo para precisão simples e 1023 para precisão dupla , = 5, , = , = 1, José Costa (DEI/IST) Circuitos Aritméticos II 10

11 A Recomedação IEEE-754 Máximo Míimo Precisão E F valor Simples 254 tudo 1 s ( ) 1, Dupla 2046 tudo 1 s ( ) 8, Simples 1 tudo 0 s (1, 0) 1, Dupla 1 tudo 0 s (1, 0) 2, Casos Especiais E F Sigificado 255/1023 = 0 ± 0 Número iválido (NaN) 0 = 0 Valor zero 0 Número desormalizado José Costa (DEI/IST) Circuitos Aritméticos II 11

12 Uidades Lógicas e Aritméticas (ULA) Arithmetic ad Logic Uit (ALU) Circuito que realiza operações lógicas e aritméticas As operações lógicas e aritméticas ão têm muito a ver umas com as outras e por isso opta-se muitas vezes por separar esses dois circuitos Comum também é termos uma uidade de deslocameto José Costa (DEI/IST) Circuitos Aritméticos II 12

13 Estrutura de uma ULA A B Palavra de cotrolo Uidade aritmética Uidade lógica p q r SelMUX 2 Uidade de deslocameto Resultado José Costa (DEI/IST) Circuitos Aritméticos II 13

14 Bits de Estado Zero (Z): bit a 1 se resultado for 0 Trasporte (C) (ou carry): bit de trasporte para lá do bit mais sigificativo do resultado (usado também as operações de deslocameto) Sial (N): bit mais sigificativo do resultado Excesso (O) (ou overflow): bit a 1 quado resultado excede o máximo que é possível represetar (XOR dos 2 últimos bits de trasporte) José Costa (DEI/IST) Circuitos Aritméticos II 14

15 Uidade Aritmética A B SelB Y G Cout Cout + Ci Ci SelC C R B G 2 G 0 Y i 0 0 B i 0 1 B i B-1 B1 B Y-1 Y1 Y0 G2 G 0 Y José Costa (DEI/IST) Circuitos Aritméticos II 15

16 Uidade Aritmética A B SelB Y G Cout Cout + Ci Ci SelC C R G 1 G 0 C i C 1 1 C Ci G 0 G1 C José Costa (DEI/IST) Circuitos Aritméticos II 16

17 Uidade Aritmética A B SelB Y G G 2 G 0 Y i 0 0 B i 0 1 B i Cout Cout + R Ci Ci SelC G 2 G 1 G 0 Y i C i Operação 000 B i 0 R A+B soma 001 B i 1 R A B subtracção C G 1 G 0 C i C 1 1 C 010 B i C R A+B + C soma com bit de trasporte 011 B i C R A B C subtracção com trasporte egado R A 1 decremeto R A+1 icremeto C R A C decremeto, se C = C R A+C icremeto, se C = 1 José Costa (DEI/IST) Circuitos Aritméticos II 17

18 Uidade Lógica MUX R i A B i i 3 S S 0 1 H 0 H 1 H 1 H 0 Operação 00 R A complemeto 01 R A B cojução 10 R A B disjução 11 R A B disjução exclusiva José Costa (DEI/IST) Circuitos Aritméticos II 18

19 Uidade de Deslocameto Deslocameto Lógico C 0 0 C Deslocameto Aritmético C 0 C Rotação C C Rotação com Trasporte C C José Costa (DEI/IST) Circuitos Aritméticos II 19

20 Uidade de Deslocameto A A -2 A 0 A -1 A -3 A -1 A 0 A 2 A -1 A 1 Ci 0 Ci 0 0 S S S 1 MUX S MUX A -1 A 0 J 2 J 1 J 0 Sel MUX Sel 1 MUX Sel 1 MUX Sel 1 MUX R -1 R -2 R 1 R 0 0 Sel 1 MUX R Cout J 2 J 1 J 0 Operação 000 R shr A deslocameto lógico à direita 001 R shl A deslocameto lógico à esquerda 010 R shra A deslocameto aritmético à direita 011 R shla A deslocameto aritmético à esquerda 100 R ror A rotação à direita 101 R rol A rotação à esquerda 110 R rorc A rotação à direita com trasporte 111 R rolc A rotação à esquerda com trasporte José Costa (DEI/IST) Circuitos Aritméticos II 20

21 Tabela de Cotrolo da ULA S 4 S 3 S 2 S 1 S 0 Operação R A+B soma R A B subtracção R A+B + C soma com bit trasporte R A B C subtracção com trasporte egado R A 1 decremeto R A+1 icremeto R A C decremeto, se C = R A+C icremeto, se C = R A complemeto R A B cojução R A B disjução R A B disjução exclusiva R shr A deslocameto lógico à direita R shl A deslocameto lógico à esquerda R shra A deslocameto aritmético à direita R shla A deslocameto aritmético à esquerda R ror A rotação à direita R rol A rotação à esquerda R rorc A rotação à direita com trasporte R rolc A rotação à esquerda com trasporte R A trasferêcia José Costa (DEI/IST) Circuitos Aritméticos II 21

22 Sumário Vírgula Fixa Represetações em Vírgula Flutuate Uidade Lógica e Aritmética José Costa (DEI/IST) Circuitos Aritméticos II 22

23 Referêcias Arquitectura de Computadores: dos Sistemas Digitais aos Microprocessadores, G. Arroz, J. Moteiro, A. Oliveira, Secções 5.5, 5.6 e 8.4 José Costa (DEI/IST) Circuitos Aritméticos II 23

24 Próxima Aula Cojuto de Istruções (ISA) José Costa (DEI/IST) Circuitos Aritméticos II 24