Arquitetura de Um Processador III

Transcrição

1 Arquitetura de Um Processador III José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico José Costa (DEI/IST) Arquitetura de Um Processador III 1

2 Sumário Micro-Programação José Costa (DEI/IST) Arquitetura de Um Processador III 2

3 Micro-Programação Carregamento da Instrução OPCODE OPCODE=00... OPCODE=01... OPCODE=10... OPCODE=11... Carregamento do Operando Carregamento dos Operandos Carregamento do Operando Execução da Instrução Execução da Instrução Execução da Instrução Execução da Instrução (PUSH) Escrita Resultado (TEST, CMP) Teste de Interrupções José Costa (DEI/IST) Arquitetura de Um Processador III 3

4 Carregamento do Registo de Instrução IF0: RI M[PC] ; Carrega RI IF1: PC PC+1, CAR ROMA[OPCODE] ; Incrementa PC José Costa (DEI/IST) Arquitetura de Um Processador III

5 Carregamento dos Operandos O registo EA (R12) é usado para guardar o endereço efectivo de um operando sempre que este operando provenha de memória (do inglês, effective address). O valor do primeiro operando deve ser copiado para o registo RD (R13). Após os cálculos, o resultado da operação deve ser guardado nesse mesmo registo. O valor do segundo operando deve ser copiado para o registo SD (R11), sempre que a instrução use dois operandos. José Costa (DEI/IST) Arquitetura de Um Processador III 5

6 Carregamento dos Operandos 1 Operando F1R0: RD R[IR1], CAR SBR ; Copia operando F1RI0: EA R[IR1] F1RI1: RD M[EA], CAR SBR F1IM0: RD M[PC] F1IM1: PC PC+1, CAR SBR F1IN0: EA M[PC] F1IN1: PC PC+1 F1IN2: EA EA+R[IR1] F1IN3: RD M[EA], CAR SBR ; Carrega o endereço ; Copia operando ; Carrega o operando ; Incrementa o PC ; Carrega a constante W ; Incrementa PC ; Guarda o endereço ; Carrega o operando José Costa (DEI/IST) Arquitetura de Um Processador III 6

7 Carregamento dos Operandos 2 Operandos (S = 0) F2R0: RD R[IR1] ; Copia primeiro operando F2R1: SD R[IR2], CAR SBR ; Copia segundo operando F2RI0: EA R[IR1] ; Guarda endereço F2RI1: RD M[EA] ; Copia primeiro operando F2RI2: SD R[IR2], CAR SBR ; Copia segundo operando F2IM0: RD M[PC] ; Copia primeiro operando F2IM1: PC PC+1 ; Incrementa o PC F2IM2: SD R[IR2], CAR SBR ; Copia segundo operando F2IN0: EA M[PC] ; Carrega a constante W F2IN1: PC PC+1 ; Incrementa o PC F2IN2: EA EA+R[IR1] ; Guarda o endereço F2IN3: RD M[EA] ; Copia primeiro operando F2IN: SD R[IR2], CAR SBR ; Copia segundo operando José Costa (DEI/IST) Arquitetura de Um Processador III 7

8 Carregamento dos Operandos 2 Operandos (S = 1) F2RS0: SD R[IR1] ; Copia segundo operando F2RS1: RD R[IR2], CAR SBR ; Copia primeiro operando F2RIS0: EA R[IR1] ; End. do seg. operando F2RIS1: SD M[EA] ; Copia segundo operando F2RIS2: RD R[IR2], CAR SBR ; Copia primeiro operando F2IMS0: SD M[PC] ; Copia segundo operando F2IMS1: PC PC+1 ; Incrementa PC F2IMS2: RD R[IR2], CAR SBR ; Copia primeiro operando F2INS0: EA M[PC] ; Carrega a constante W F2INS1: PC PC+1 ; Incrementa PC F2INS2: EA EA+R[IR1] ; Guarda endereço F2INS3: SD M[EA] ; Copia segundo operando F2INS: RD R[IR2], CAR SBR ; Copia primeiro operando José Costa (DEI/IST) Arquitetura de Um Processador III 8

9 Execução das Instruções ADD0: CAR ROMB[1 S M], SBR CAR+1 ; Copia Ops ADD1: RD RD+SD, FM Fh, CAR ROMB[0 1 M] ; Adição PUSH0: CAR ROMB[0 0 M], SBR CAR+1 ; Copia operando PUSH1: M[SP] RD, SP SP-1 ; Escrita PUSH2: CAR IH0 ; Salto para IH CALL0: CAR ROMB[0 0 M], SBR CAR+1 ; Carregar endereço CALL1: M[SP] PC, SP SP-1 ; Push do PC CALL2: PC RD ; Carregamento do PC CALL3: CAR IH0 ; Salto para IH José Costa (DEI/IST) Arquitetura de Um Processador III 9

10 Escrita do Resultado WBR0: R[WBR] RD ; Escrita em registo WBR1: CAR IH0 ; Tratamento de interrupções WBM0: S: CAR WBR0 ; Escrita em registo se S = 1 WBM1: M[EA] RD ; Escrita do resultado WBM2: CAR IH0 ; Tratamento de interrupções José Costa (DEI/IST) Arquitetura de Um Processador III 10

11 Teste de Interrupções IH0: R8 RE, EINT: CAR IF0 IH1: M[SP] R8, SP SP-1 IH2: M[SP] PC, SP SP-1, IAK 1 IH3: R9 VECTINT IH: R8 0200h IH5: R9 R9-R8 IH6: PC M[R9] IH7: RE R0, CAR IF0 ; Guarda RE José Costa (DEI/IST) Arquitetura de Um Processador III 11

12 Controlo do Circuito de Dados MA F WR SelAD SelB Reset A D 16 Banco de Registos B MB WM MUXA MUXB F W Memória Endereço 16 Escrita de dados BUS A FM 16 Leitura de dados F 5 FIN BUS B LF F FR RE Registo de Estado CULA 5 ULA Estado 000h FOUT MD MUXD LI F CONST RI José Costa (DEI/IST) Arquitetura de Um Processador III 12

13 Unidade de Controlo 0 LI OP REGISTO DE INSTRUÇÃO S M IR1 IR2 SR1 RI 15 RI 1 S INT E Z 0 C N O INT P 5 3 MUX6 RI 9 7 RI 6 1 z c EINT M 0 M MUXCOND CC MCOND SR2 MUX1 6 2 MEMÓRIA MEMÓRIA A B END A END B F 9 9 COND MUX NA F LS SBR 9 3 M MUX5 CAR +1 9 MEMÓRIA MUX3 MUX2 RI 15 M2 M2 S RB RAD WBR MUXRB MRB MUXAD MAD SelB SelAD Controlo 32 MICRO INSTRUÇÃO José Costa (DEI/IST) Arquitetura de Um Processador III 13

14 Unidade Lógica e Aritmética S S 3 S 2 S 1 S 0 Operação R A+B soma R A B subtracção R A+B + C soma com bit transporte R A B C subtracção com transporte negado R A 1 decremento R A+1 incremento R A C decremento, se C = R A+C incremento, se C = R A complemento R A B conjunção R A B disjunção R A B disjunção exclusiva R shr A deslocamento lógico à direita R shl A deslocamento lógico à esquerda R shra A deslocamento aritmético à direita R shla A deslocamento aritmético à esquerda R ror A rotação à direita R rol A rotação à esquerda R rorc A rotação à direita com transporte R rolc A rotação à esquerda com transporte R A transferência José Costa (DEI/IST) Arquitetura de Um Processador III 1

15 Formato das Micro-Instruções M5 S R 1 S I M M M M R A FM CALU R A B 2 2 K B RB W M W R MD M A D RAD F 1 M5 S R 1 S R 2 L S MCOND C C L I L F CONST/NA W R MD M A D RAD José Costa (DEI/IST) Arquitetura de Um Processador III 15

16 Sumário Micro-Programação José Costa (DEI/IST) Arquitetura de Um Processador III 16

17 Referências Arquitectura de Computadores: dos Sistemas Digitais aos Microprocessadores, G. Arroz, J. Monteiro, A. Oliveira, Secções 12.3 José Costa (DEI/IST) Arquitetura de Um Processador III 17

18 Próxima Aula Arquitetura de Um Processador (cont.) José Costa (DEI/IST) Arquitetura de Um Processador III 18