Projetos Digitais e Microprocessadores 1 o Semestre de 2005 Prof. Luis Allan Künzle Prova Final 05/07/2005 Prova sem consulta.

Transcrição

1 Bacharelado em Ciência da Computação DINF / UFPR Projetos Digitais e Microprocessadores o Semestre de 5 Prof. Luis Allan Künzle Prova Final 5/7/5 Prova sem consulta. [Questão - Peso,5] Conecte o registrador -bits da Figura para funcionar como um registrador entrada em paralelo / saída em série. A tabela funcional para o registrador é apresentada a seguir. S S Operação Q 3 Q Q Q Carregar entrada I 3 I I I Saída serial Q 3 Q Q Sem alterações Q 3 Q Q Q Sem alterações Q 3 Q Q Q [Questão - Peso 3,5] A Figura apresenta a arquitetura de um processador simples, que consiste de memória, oito registradores e uma ULA. Cinco dos registradores são descritos a seguir: AC (Acumulador): Este é o registrador de propósito geral. Ele guarda os dados de 6-bits que a CPU necessita para o processamento. MAR (Registrador de Endereçamento de Memória: Mantém o endereço de memória de -bits de palavra de dados/instrução que está sendo referenciada. MDR (Registrador de Dados da Mémoria: Mantém os dados de 6-bits que foram lidos da memória ou que serão nela escritos. PC (Contador de Programa: instrução. Guarda o endereço de -bits da próxima IR (Registrador de Instrução): Guarda a instrução de 6-bits a ser executada. Todas as instruções têm o seguinte formato: OPCODE ADDRESS 5 Quatro das instruções da arquitetura são descritas a seguir: LOAD X Carrega o conteúdo do endereço X em AC. STORE X Armazena o conteúdo de AC no endereço X. ADD X Adiciona o conteúdo do endereço X ao conteúdo de AC e armazena o resultado em AC. JUMP X Carrega o valor de X no PC.

2 I 3 I I I Seletor 3 Seletor Seletor Seletor S S D 3 Q 3 D Q D Q D Q Saida CLK Figura : Registrador entrada em paralelo / saída em série da Questão ACorPC ALUorMAR AC PC ALUorMDR ACWrite PCWrite MDRor IRorPC MAR Data In Data Out MEMORY MemWrite ACorMem MDR MDRWrite IR IRWrite Figura : Circuito de Dados do Processador Simples da Questão

3 As fases para execução das quatro instruções listadas acima estão apresentadas na tabela a seguir: Ciclo Ação para LOAD Ação para STORE Ação para ADD Ação para JUMP MAR PC MDR Mem[MAR] PC PC + 3 IR MDR MAR IR[:] se (IR[5..] == ZZZZ) então 5 MDR Mem[MAR] MDR AC MDR Nem[MAR] PC MAR 6 AC MDR Mem[MAR] MDR AC AC + MDR Os estados,, 3 e do diagrama de transições de estado para a máquina de estados finitos que pode ser usada para implementar a unidade de controle da arquitetura são apresentados na Figura 3. Eles correspondem aos passos,, 3 e das fases da descrição da execução das ações, respectivamente. Complete o diagrama de transições de estado para implementar as instruções LOAD, STORE, ADD e JUMP. [Questão 3 - Peso 3,] Usando o circuito de dados da Figura com um Registrador com Carga Paralela de um Contador e um Deslocador para Dados, implemente o contador definido pelo diagrama de estados da Figura 5. Usando o controlador com dois flipflops tipo D (as saídas Q e Q codificam os estados S =, S =, S = e S 3 = ). Defina equações lógicas para os sinais de controle S, Load, S, S e. O funcionamento da Registrador de Deslocamento está apresentado na tabela a seguir: S S Operação Q 3 Q Q Q Sem alterações a Q 3 Q Q Q Carga I 3 I I I Deslocamento a esquerda Q Q Q I R Deslocamento a direita I L Q 3 Q Q [Questão - Peso,] Considere o sistema de memória apresentado na Figura 6, com um barramento de dados de 8 bits, um barramento de endereçamento de 6 bits e dois sinais de controle READ L e WRITE L.. Indique quais são as zonas de memória ocupada pelas duas ROMs.. Quantas linhas de endereço deve ter a ROM? Complete o esquema de acordo com a sua respostas. 3. Complete o sistema de memória adicionando-lhe K bytes de memória RMA a partir do endereço H. Utilize circuitos integrados de K x 8. Faça as modificações na figura. Horário de início: 3:3h Horário de término: 5:h 3

4 IRorPC= MDRWrite ACorMem= PCWrite ALUorMAR= ACorPC= MDRor= 3 IRWrite IRorPC= Figura 3: Diagrama de Transições de Estado da Questão (incompleto) Input D Q Q C out Somador C in I L I R Start D Q Q S Seletor Load Registrador (Ocount) S S Shift Register (Data) Status Data () Done Output Figura : Circuito de Dados da Questão 3 Status = Start = Status = S S S S 3 Start = Data = Input Ocount = Ocount = Ocount + Data = Data >> Done = Output = Ocount Figura 5: Diagrama de Transições de Estado da Questão 3

5 A..A A 5 A A 3 A EN 3/ READ_L D..D 7 ROM D..D ROM WR D..D 7 RAM WR D..D 7 RAM D..D 7 Figura 6: Sistema de Memória da Questão 5