A Arquitetura: conjunto de instruções

Transcrição

1 A Arquitetura: conjunto de instruções código instrução comentário 0000 NOP Nenhuma operação 0001 STA MEM() AC 0010 LDA AC MEM() 0011 ADD AC MEM() + AC 0100 OR AC MEM() OR AC 0101 AND AC MEM() AND AC 0110 NOT AC NOT AC 1000 JMP PC 1001 JN IF N=1 THEN PC 1010 JZ IF Z=1 THEN PC 1111 HLT pára processamento A Arquitetura: formato das instruções As instruções do Neander possuem um ou dois bytes (ocupam uma ou duas posições de memória) Instruções com um byte: NOP, NOT código da oper. don t care Instruções com dois bytes: STA, LDA, ADD, OR, AND, JMP, JN, JZ código da oper. don t care ereço direto 1

2 A Arquitetura: características gerais Largura de dados e ereços de 8 bits Dados representados em complemento de 2 1 acumulador de 8 bits (AC) 1 apontador de programa de 8 bits (PC) 1 registrador de estado com 2 códigos de condição: negativo (N) e zero (Z) A Organização: alguns elementos necessários Um registrador de 8 bits para servir de acumulador Um registrador de 8 bits para o PC (registradorcontador) Dois flip-flops: um para o código de condição N e outro para Z Uma memória de 256 posições (ereços) x 8 bits 2

3 A Arquitetura: o ciclo de busca (fetch) Busca instrução Decodifica instrução Executa/ Busca operandos A Arquitetura: o ciclo de execução A fase de busca: é igual para todas as instruções Novo elemento é necessário: o registrador de instrução (RI) MEM(PC) corresponde a um acesso à memória, usando o conteúdo do PC como fonte do ereço 3

4 Instrução NOP (nenhuma operação) Simbólico: NOP RT: - NOP Don t care nenhuma operação As transferências indicam quais caminhos de dados devem existir, mas não indicam os caminhos físicos reais entre os elementos (registradores e ULA) Instrução STA (armazena acumulador) Simbólico: STA RT: MEM() AC STA Don t care MEM(PC) MEM() AC 4

5 Instrução LDA (carrega acumulador) Simbólico: LDA RT: AC MEM() LDA Don t care MEM(PC) AC MEM(); atualiza N e Z Instrução ADD (soma) Simbólico: ADD RT: AC MEM() + AC ADD Don t care MEM(PC) AC AC + MEM(); atualiza N e Z 5

6 Instrução OR ( ou lógico, bit a bit) Simbólico: OR RT: AC MEM() OR AC OR Don t care MEM(PC) AC AC OR MEM(); atualiza N e Z Instrução AND ( e lógico, bit a bit) Simbólico: AND RT: AC MEM() AND AC AND Don t care MEM(PC) AC AC AND MEM(); atualiza N e Z 6

7 Instrução NOT (complementa acumulador) Simbólico: NOT RT: AC NOT AC NOT Don t care AC NOT(AC); atualiza N e Z Instrução JMP (desvio incondicional - jump) Simbólico: JMP RT: PC JMP Don t care MEM(PC) PC 7

8 Instrução JN (desvio condicional - jump on negative) Simbólico: JN RT: IF N = 1 THEN PC JN Don t care Se N=1 (desvio ocorre) Se N=0 (desvio não ocorre) MEM(PC) PC MEM(PC) a rigor, desnecessário Instrução JZ (desvio condicional - jump on zero) Simbólico: JZ RT: IF Z = 1 THEN PC JZ Don t care Se Z=1 (desvio ocorre) Se Z=0 (desvio não ocorre) MEM(PC) PC MEM(PC) a rigor, desnecessário 8

9 Instrução HLT (término de execução - halt) Simbólico: HLT RT: -- HLT Don t care parar o processamento Organização do Sistema de Memória R E M MEM read write RDM 9

10 Arquitetura/Organização Operações com a memória x MEM(y) descreve uma leitura da memória, que é realizada pelos seguintes passos: 1. REM y copia y (que é um ereço) para o REM 2. Read ativação de uma operação de leitura da memória 3. x RDM copia o conteúdo de RDM para x REM é o registrador de ereços da memória RDM é o registrador de dados da memória Arquitetura/Organização Operações com a memória MEM(y) x descreve uma escrita da memória, que é realizada pelos seguintes passos: 1. REM y copia y (que é um ereço) para o REM 2. RDM x copia x (que é um dado) para o RDM 3. write ativação de uma operação de escrita na memória 10

11 Arquitetura/Organização Operações com a memória Observações (1) Após a leitura do PC, seu conteúdo deve ser incrementado, para apontar para a próxima posição O incremento do PC pode ser feito a qualquer instante após a transferência do PC para o REM O incremento do PC pode ser feito em paralelo com outras operações Arquitetura/Organização Operações com a memória Observações (2) Um desvio condicional que não se realiza não necessita ler o valor do ereço de desvio Ou seja, basta incrementar o PC 11

12 Arquitetura/Organização Então, detalhando mais as transferências entre registradores Instrução NOP (nenhuma operação) Simbólico: NOP RT: - NOP Don t care Read; nenhuma operação 12

13 Instrução STA (armazena acumulador) Simbólico: STA RT: MEM() AC Read; Read; REM RDM RDM AC Write STA Don t care Instrução LDA (carrega acumulador) Simbólico: LDA RT: AC MEM() Read; Read; REM RDM Read AC RDM; atualiza N e Z LDA Don t care 13

14 Instrução ADD (soma) Simbólico: ADD RT: AC MEM() + AC ADD Don t care Read; Read; REM RDM Read AC AC + RDM; atualiza N e Z Instrução OR ( ou lógico, bit a bit) Simbólico: OR RT: AC MEM() OR AC OR Don t care Read; Read; REM RDM Read AC AC OR RDM; atualiza N e Z 14

15 Instrução AND ( e lógico, bit a bit) Simbólico: AND RT: AC MEM() AND AC AND Don t care Read; Read; REM RDM Read AC AC AND RDM; atualiza N e Z Instrução NOT (complementa acumulador) Simbólico: NOT RT: AC NOT AC NOT Don t care Read; AC NOT(AC); atualiza N e Z 15

16 Instrução JMP (desvio incondicional - jump) Simbólico: JMP RT: PC JMP Don t care Read; Read PC RDM Instrução JN (desvio condicional - jump on negative) Simbólico: JN RT: IF N = 1 THEN PC JN Don t care Se N=1 (desvio ocorre) Read; Read PC RDM Se N=0 (desvio não ocorre) Read; 16

17 Instrução JZ (desvio condicional - jump on zero) Simbólico: JZ RT: IF Z = 1 THEN PC JZ Don t care Se Z=1 (desvio ocorre) Read; Read PC RDM Se Z=0 (desvio não ocorre) Read; Instrução HLT (término de execução - halt) Simbólico: HLT RT: -- HLT Don t care Read; parar o processamento 17