Organização de Computadores

Transcrição

1 Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás

2 Conteúdo Caminho de dados Caminho de controle Implementação direta em hardware Implementação por microprograma Unidade logico-aritimética Pipelines e outras melhorias de desempenho 2

3 Abordagem: Implementação de uma arquitetura-exemplo simplificada Subconjunto da arquitetura MIPS, contendo: instruções de referência à memória: lw (load word): carrega uma palavra lw $reg, end ;reg = Mem(end) sw (store word): armazena uma palavra sw $reg, end ;Mem(end) = reg Instruções aritiméticas e lógicas: add, sub add $reg, $reg2, $reg3 ;reg = reg2 + reg3 and, or and $reg, $reg2, $reg3 ;reg = reg2 AND reg3 slt (set on less than): slt $reg, $reg2, $reg3 ;se (reg2 < reg3) reg = ; senão reg = ; 3 Instrs. de controle de fluxo: beq (branch on equal) e j (jump) beq $reg, $reg2, Label ;se reg == reg2, desvia para L j Label ; desvia para o endereço alvo (Label)

4 Implementação genérica Usar o contador de programa (PC) para fornecer endereços de instruções Obter a instrução a partir da memória Ler registradores Usar a instrução para decidir exatamente o que fazer Todas as instruções usam a ALU após ler os registradores referências à memória, aritimética, controle de fluxo, etc. 4

5 Visão geral da Implementação Dois tipos de elementos funcionais: combinacionais: produzem resultado a partir das entradas 5 seqüenciais: resultado depende da entrada e do valor armazenado em um ciclo anterior elementos de estado

6 Formato de Instruções Formato para instruções Tipo R: Op rs rt rd shamt funct 6bits 5bits 5bits 5bits 5bits 6bits Formato para instruções Tipo I: op rs rt endereço 6bits 5bits 5bits 6bits 6

7 Clocks Usados para sincronizar e cadenciar a operação dos elementos funcionais Transições do relógio marcam o instante em que um elemento pode ser lido ou escrito permite o tempo necessário para a estabilização dos sinais, evitando que dados inconsistentes sejam lidos falling edge 7 cycle time rising edge

8 Execução típica As ações acontecem nas transições do relógio: Lê o conteúdo de alguns elementos de estado Envia os valores para um elemento de lógica combinacional Escreve os resultados em um ou mais elementos de estado 8

9 Outro exemplo Leitura e escrita ocorrendo sobre o mesmo elemento de estado A temporização dada pelo relógio impede que seja usado um valor indeterminado do elemento de estado A leitura e posterior escrita ocorrem em instantes diferentes O valor escrito em um ciclo só pode ser lido no ciclo seguinte Subida do clock (fim do ciclo): escreve resultado Subida do clock (início do ciclo): lê dado Descida do clock: lógica opera e produz resultado 9

10 Exemplo Add $, $, $3; Instrução Add $, $, $2; Instrução 2 falling edge cycle time rising edge

11 Instruções monociclo e multiciclo Monociclo Todas as instruções são executadas em um único ciclo do relógio O ciclo de relógio deve ser longo o suficiente para acomodar a instrução mais complexa Perda de tempo para instruções mais simples Multiciclo Instruções simples: um ciclo de relógio Instruções mais complexas: um ou mais ciclos Mais eficiente, embora lógica de controle mais complexa

12 Construção do Caminho de Dados Busca de instruções Busca de operandos registradores memória Execução 2

13 Elementos usados na busca de instruções Memória de instruções Contador de programa Somador (para incremento do PC: PC=PC+4 3

14 Parte do caminho de dados usada para busca de instruções 4 A instrução obtida é usada em outras partes do caminho de dados

15 Elementos usados na leitura dos dados (operandos) Banco de registradores: 32 registradores de 32 bits permite acesso a 3 registradores simultaneamente: dois para leitura e um para escrita (controlada pelo sinal RegWrite) Unidade Lógico-Aritimética duas entradas, uma saída (mais flag de zero) e operação controlada por 3 linhas de controle (até oito operações possíveis) 5

16 Detalhes: Implementação do banco de registradores: Portas de leitura 6 Apêndice B

17 Detalhes: Implementação do banco de registradores: Portas de escrita 7 Apêndice B

18 Caminho de dados para instruções lógicas e aritiméticas 8

19 Caminho de dados para instruções de acesso à memória [lw sw] $t, deslocamento6bits($t2) Formação do endereço: Regs[$t2] + deslocamento6bits load (lw): Regs[$t] = Mem(endereço) store (sw): Mem(endereço) = Regs[$t] Elementos de hardware necessários banco de registradores ALU memória (leitura e escrita) lógica para extensão de sinal do desloc. (6 para 32 bits) 9

20 Memória de dados e lógica de extensão de sinal 2

21 Caminho de dados para instruções de acesso à memória 2

22 Caminho de dados para a instrução de desvio condicional beq $t, $t2, deslocamento6bits se Regs[$t] == Regs[$t2] PC = PC + deslocamento8bits senão segue execução normal Detalhes: Deslocamento de 8 bits deslocamento original de 6 bits, deslocados 2 bits à esquerda Desvio: soma o deslocamento calculado ao endereço da instrução seguinte à instrução atual (i.e., PC + 4), que é calculado como parte do caminho de dados de qualquer instrução 22

23 Caminho de dados para a instrução de desvio condicional 23

24 Implementação simples: Monociclo 24 Juntando as partes descritas anteriormente Toda instrução executa dentro de um único período de ciclo do relógio Conseqüências: cada elemento do caminho de dados não pode ser usado mais do que uma vez por uma instrução elementos necessários mais de uma vez devem ser replicados Ex.: memória de instruções e memória de dados Elementos compartilhados por várias classes de instruções: múltiplas entradas alternativas, selecionadas através de multiplexadores

25 Primeiro passo... Combinação dos caminhos de dados para instruções lógicas e aritiméticas e para instruções de acesso à memória Partes comuns: banco de registradores ALU entrada para o registrador de destino pode vir da ALU ou da memória entrada B da ALU pode vir de um registrador ou da extensão de sinal do deslocamento 25

26 Caminho de dados combinando instruções tipo R com instruções de acesso à memória 26

27 Combinando com a busca de instruções 27

28 Combinando com o caminho de dados para desvios condicionais 28

29 Projeto da Unidade de Controle 29 Gerar os sinais de controle (mostrados em cor laranja nos diagramas) para direcionar a operação dos vários elementos do hardware: sinais de escrita / leitura para os elementos de estado sinais seletores dos multiplexadores sinais de controle das operações da ALU Toda a informação necessária vem dos 32 bits da instrução sendo executada Observando a temporização dentro do período de ciclo do relógio

30 Exemplo add $8, $7, $8 Formato da Instrução: op rs rt rd shamt funct A operação da ALU é baseada no tipo da instrução (op) e no código da função (funct) 3

31 Outro exemplo Qual deve ser a operação da ALU para esta instrução: lw $, ($2) 35 2 op rs rt 6 bit offset 3

32 Controle da UAL 3 sinais de controle indicam a operação a ser realizada pela UAL apenas 5 das 8 combinações possíveis são usadas Entrada de controle da ALU Função AND OR Soma Subtração Set less than (SLT) 32

33 Controle da ALU: funções executadas para cada classe de instruções load e store adição (para cálculo do endereço de memória) instruções tipo R uma das cinco operações dependendo do valor contido no campo de função (funct) da instrução op rs rt rd shamt funct 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits Instrução branch equal (beq) 33 subtração (para testar a igualdade dos dois operandos)

34 Entradas da Unidade de Controle da UAL UALOp: 2 bits : adição, para lw (load) e sw (store) : subtração, para beq (branch on equal) : operação determinada pelo campo funct, para instruções tipo R Campo de função (funct) Indica a operação da instrução tipo R soma (), subtração () and (), or () Set less than () 34

35 Controle da UAL: Entradas e Saídas opcode UALOp Operação da Instrução Campo de Função Operação da UAL Saída (entrada de controle da UAL) LW load word soma SW store word soma Branch equal branch equal subtração Tipo R add soma Tipo R subtract subtração Tipo R AND and Tipo R OR or 35 Tipo R set less than set less than

36 Tabela-verdade para gerar os 3 bits de controle da UAL (resumida) Entradas Saídas UALOp Campo de função Operação da UAL UALOp UALOp F5 F4 F3 F2 F F (bits de controle da UAL) 36

37 Tabelas-verdade para cada bit de controle individual Bit de controle Operação2 UALOp Campo de função UALOp UALOp F5 F4 F3 F2 F F Bit de controle Operação UALOp Campo de função UALOp UALOp F5 F4 F3 F2 F F Bit de controle Operação UALOp Campo de função UALOp UALOp F5 F4 F3 F2 F F 37

38 Controle da UAL: Implementação 38

39 Revendo os formatos de instrução relevantes Instrução tipo R: op rs rt rd shamt funct Instruções LW e SW: 35 ou 43 rs rt Endereço Instrução BEQ: 4 rs rt Endereço

40 Obtendo as informações necessárias da instrução Campo de operação (opcode): bits 3-26 Registradores a serem lidos: rs: bits 25-2 rt: bits 2-6 Registrador base (índice) para load/store: rs: bits 25-2 Deslocamento de 6 bits (para beq, lw e sw) bits 5- Registrador de destino para load word (lw): 2-6 (rt) OU para instruções tipo R: 5- (rd) Usar um multiplexador para determinar o registrador a ser escrito 4

41 Caminho de dados incluindo o controle da UAL 4

42 Descrição dos demais sinais de controle (além dos sinais UALOp) RegDst Nome do Sinal EscReg UALFonte FontePC LerMem EscMem Nenhum PC = PC + 4 Nenhum Nenhum Efeito se = (ativo) Reg. a ser escrito: bits 2-6 da instrução (campo rt) Segundo operando da UAL: reg. em Dado lido #2 Efeito se = (inativo) Reg. a ser escrito: bits 5- da instrução (campo rd) Escreve o valor presente em Dado de Escrita no reg. selecionado por Reg. a ser escrito Segundo operando da UAL: extensão do deslocamento PC = PC End. alvo do desvio (saída do somador) Palavra endereçada é produzida na saída de leitura da memória Escreve o valor em Dado a ser escrito no endereço selecionado 42 MemParaReg Valor a ser escrito no registrador de destino vem da UAL Valor a ser escrito no registrador de destino vem da memória

43 Unidade de Controle Principal Fornece valores para os seguintes sinais de controle: para a unidade de controle da UAL UALOp e UALOp Para controle dos multiplexadores: RegDst UALFonte MemParaReg Para controle de escrita/leitura dos els. de estado: EscReg LerMem EscMem Para derivar o sinal FontePC (juntamente com o flag Zero) DvC (indica que é uma instrução de desvio condicional) 43

44 Caminho de dados com todos os sinais de controle 44

45 Execução de Instruções Tipo R: Passo 45

46 Execução de Instruções Tipo R: Passo 2 46

47 Execução de Instruções Tipo R: Passo 3 47

48 Execução de Instruções Tipo R: Passo 4 48

49 Execução da instrução LW 49

50 Execução da instrução BEQ 5

51 Caminho de dados com todos os sinais de controle 5

52 Valores das linhas de controle para cada (tipo de) instrução Instrução RegDst UALFonte MemPara- Reg EscReg LerMem EscMem DvC UALOp UALOp Tipo R LW SW BEQ 52

53 Opcodes Nome Opcode em decimal Op5 Op4 Opcodes em binário Op3 Op2 Op Op Tipo R LW 35 SW 43 BEQ 4 53

54 Tabela-verdade para a Função de Controle Principal Entrada ou Saída Nome do sinal Instr. Tipo R LW SW BEQ Op5 Op4 Entradas Op3 Op2 Op Op RegDst UALFonte MemParaReg EscReg Saídas LerMem EscMem DvC 54 UALOp UALOp

55 Implementação da Unidade de Controle Principal usando uma PLA 55 PLA: Programmable Logic Array

56 Instrução de Desvio Incondicional Formato da instrução J (jump): 2 endereço Execução: PC = PC[3-28] (Instr[25-] << 2) Ou seja, concatena-se os 4 bits mais significativos do PC com os 26 bits do campo de endereço da instrução deslocados 2 bits à esquerda 56

57 Caminho de dados, completo com suporte a desvios incondicionais (J) 57

58 Avaliação da Implementação Monociclo págs Comparação do desempenho da implementação com ciclo fixo com uma implementação hipotética com ciclo variável Para instruções de inteiros (as 9 instruções vistas até então: Tipo R, LW, SW, BEQ e J) Para um conjunto de instruções estendido com instruções de ponto flutuante. 58

59 Material adicional 59

60 Exemplo de uso da instrução SLT Loop: slt $t3, $t, $a; t3 = (i<size) bne $t3, $zero, loop; se (i<size) desvia Ou: utilizando a pseudo-instrução blt: blt $t, $a, Loop 6