Ministério da Educação UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Aula 2. Cibele Lemos Freire Viginoski
|
|
- Fábio Felgueiras
- 5 Há anos
- Visualizações:
Transcrição
1 Aula 2 Cibele Lemos Freire Viginoski
2 Registradores R0-R7: disponíveis para todas as instruções R8-R15: disponíveis para algumas instruções R13: SP (Stack Pointer) Pilha obrigatoriamente LIFO decrescente R14: LR (Link Register) Operação implícita em chamadas R15: PC (Program Counter) de 16 bits
3 CPSR N: Negativo N= 0 positivo N=1 negativo Z: Zero Z=1 se zero ; Z=0 se for diferente de zero C: Carry - Ligado se a operação causou vai-um (carry-out) ou empresta-um (carry-in), desligado caso contrário. V: overflow - Ligado se ocorreu estouro de campo; I: habilitação de interrupção I - Quando I é igual a 1, interrupções do tipo IRQ estão desabilitadas. F: habilitação de interrupção F - interrupção rápida. Quando F é igual a 1, interrupções do tipo FIQ estão desabilitadas. T: estado - quando T é igual a 1, o processador está executando no estado thumb, quando T é igual a 0 o processador está executando no estado arm.
4 PC A cada instrução executada: PC <= PC+2 Instruções no pipeline:
5 Modos de Operação
6 The Condition Field
7 Manipulação de Dados LDR Carrega no registrador com um conteúdo da memória STR - Armazena o conteúdo de um registrador em um endereço de memória LDM Carrega uma lista de registradores com o conteúdo localizado a partir do endereço especificado pelo registrador base STM Armazena uma lista de registradores na posições de memória a iniciar pelo endereço especificado pelo registrador base SWP Troca o conteúdo do registrador com o do endereço de memória especificado MOV Move uma constante ou o valor de um registrador para outro. MVN complementa e move o valor de um registrador. Syntax: <Operation>{<cond>}{S} Rd, Operand2
8 Arquitetura Load/Store Os valores tem que ser carregados nos registradores antes de realizar operações. Não há instruções que operam diretamente em valores na memória LDR R5, [R1] ; R5 recebe CONTEUDO DO ENDEREÇO [ VALOR R1] STR R3, [R1] ; CONTEUDO do R3 vai para o endereço de R1
9 Exemplo: O que acontece? LDR R5, [R1] 0x R0 0x00000A00 R1 0xAAAAAAA 0x000009FC 0xFFFFFFFB R2 0x0000BEAD 0x00000A00 0xFEEDC0DE R3 0x00000A00 0x00000A04 0x00000A00 R4 0x0000BEAD R5 R6
10 Exemplo: O que acontece? STR R3, [R1] 0x x00000A00 R0 R1 0xAAAAAAA 0x000009FC 0xFFFFFFFB R2 0xFEEDC0DE R3 0x00000A00 R4 0x0000BEAD R5 0x0000BEAD 0xFEEDC0DE 0x x00000A00 0x00000A04
11 Exemplo: O que acontece? LDR R6, [R1,4] 0x x00000A00 R0 R1 0xAAAAAAA 0x000009FC 0xFFFFFFFB R2 0xFEEDC0DE R3 0x00000A00 R4 0x0000BEAD R5 0x0000BEAD 0xFEEDC0DE 0x x00000A00 0x00000A04 0x R6
12 Instruções do ARM Pseudo instrução: LDR{cond}{tam} Rd, =constante Move uma constante numérica para o registrador Rd O montador tenta utilizar a instrução MOV, mas se não for possível (a constante for muito grande), gera uma instrução LDR. ldr r0, =100 ; gera MOV R0, #100 ldr r0, =1000 ; gera MOV R0, #1000 ldr r0, =1001 ; gera LDR R0, [PC, #desl]
13 Pseudo instrução: LDR{cond}{tam} Rd, =constante Usar os sufixos: B: transferências de bytes (LDRB / STRB) SB: transferências de halfwords(16 bits) (LDRSB / STRSB) SH: transferências de halfwordssinalizadas (LDRSH/ STRSH) D: transferências de doublewords(64 bits) (LDRD / STRD) apenas para versões CPU ARM5e e superiores
14 Instruções Lógicas e Aritméticas ADC Adição com transporte (carry) operand1 + operand2+ carry SBC Subtração com empréstimo (carry) operand1 -operand2+ carry -1 ADD Adição - operand1 + operand2; SUB Subtração - operand1 -operand2; RSB Subtração Reversa operand2- operand1 RSC Subtração reversa com empréstimo (carry) operand2- operand1+ carry -1 MUL Multiplicação MLA Multiplicação com acúmulo AND Operação Lógica AND bit a bit operand1 AND operand2 ORR Operação Lógica OR bit a bit operand1 OR operand2 EOR Operação Lógica XOR bit a bit operand1 XOR operand2 BIC Apaga bits do registrador (x and not y) operand1 AND NOT operand2
15 Instruções do ARM Operações Aritméticas ADD R1, R2, R3 // R1 = R2 + R3 SUB R1, R2, R3 // R1 = R2 R3 RSB R1, R2, R3 // Subtração Reversa sem Carry // ~R1 = R2 R3
16 Instruções do ARM Operações Aritméticas com Carry ADC R1, R2, R3 // R1=R2+R3+Carry SBC R1, R2, R3 // R1=R3-R2-Carry RSC R1, R2, R3 // Subtração Reversa com Carry O que é carry? Carry in = vem um Carry out = vai um A Carry é uma flag (um único bit) que representa tanto o carry in como o carry out
17 Instruções do ARM Formato das instruções lógicas e aritméticas <MNE> Rd, Rn, <Op2> Rd e Rn são registradores <Op2> pode ser: Rm #imediato Rm, {LSL LSR ASR ROR} {#imediato Rs} Rm, RRX
18 Instruções do ARM Op2 = Rm Exemplos: AND R1, R2, R3 ADD R2, R2, R0 SUB R5, R3, R5
19 Instruções do ARM Op2 = #imediato. Apenas números que podem ser formado a partir da rotação de constantes de 8 bits. A rotação deve ser um número par. Exemplos: AND R1, R2, #16 SUB R2, R2, #0xFF00 ORR R5, R3, #0b Imediatos inválidos: # 0x101, 0x102 e #0xFF04
20 Instruções do ARM Op2 = Rm, {LSL LSR ASR ROR} {#imediato Rs} Registrador e parâmetro de deslocamento de bits. Exemplos: AND R1, R2, R3, LSL #16 ; LSL Deslocamento lógico à esquerda Ex: LSL 2 = ADD R2, R2, R2, ROR #2 ; ROR Rotação lógica à direita Ex: ROR 2 = 01110; ORR R5, R3, R0, LSR R2 ; LSR Deslocamento lógico à direita Ex:11001 LSR 2 = 00110;
21 Instruções do ARM Op2 = Rm, {LSL LSR ASR ROR} {#imediato Rs} Registrador e parâmetro de deslocamento de bits. Exemplos: ORR R5, R3, R0, ASR R1 ; ASR Deslocamento aritmético à direita Ex: ASR 2 = 11110;
22 Instruções do ARM Op2 = Rm, RRX Exemplos: AND R1, R2, R3, RRX ; RRX Rotação lógica à direita estendida AND R2, R2, R2, RRX
23 Instruções do ARM Comparação de números. Como fazemos para identificar se um número é maior ou igual ao outro? Por exemplo: Como fazemos para saber se o valor de R2 é maior do que R1? Podemos fazer uma subtração: SUB R0, R2, R1 // R0 = R2 R1 O que acontece se R2 for maior ou igual a R1?
24 SUB R0, R2, R1 // R0 = R2 R1 Instruções do ARM Comparação de números. Se não houve overflow (V==0): N==0 se R2 >= R1 (Resultado positivo) N==1 se R2 < R1 (Resultado negativo) E se houver overflow (V==1)?
25 SUBS R0, R2, R1 //R0= R2 R1 Se não houve overflow (V==0): N==0 se R2 >= R1 (Resultado positivo) N==1 se R2 < R1 (Resultado negativo) E se houver overflow (V==1)? N==0 se R2 < R1 N==1 se R2 >= R1
26 SUBS R0, R2, R1 // R0 = R2 R1 R2 >= R1 se N == V R2 < R1 se N!= V E para números sem sinal? Como fazemos? Utilize a flag C.
27 SUBS R0, R2, R1 // R0= R2 R1 Como fazemos para detectar se R2 == R1? Z == 0
28 CMN Teste de Desvio Compara (soma) registrador // R2+R1 CMP Compara (subtrai) registrador // R2+(-R1) TEQ Testa igualdade (operação OU exclusiva) // R2 XOR R1 Se for Z= 1, se não Z= 0 TST Testa os bits (operação E) // R2 AND R1 Formato: <MNE> Rd, <Op2>
29 Podemos desviar o fluxo de controle? CMP R1, R2 // R2 - R1 BEQ rotulo1 // Salta se R1==R2 (equal) BNE rotulo2 // Salta se R1!=R2 (not equal) BLE rotulo3 // Salta se R1<=R2 (less than or equal) BLT rotulo4 // Salta se R1<R2 (less than) BGE rotulo5// Salta se R1>=R2 (greater or equal)
30 Instrução de Branch (Jump) Formato: B{cond} <endereço> EQ Z=1 resultado da operação é zero Condição = NE Z = 0 resultado da operação não é zero Condição!= LS C =0 ou Z =1 Menor ou igual (unsigned lower or same) GE -N =1 e V=1, ou N=0 e V =0 (se >or =) LT -N =1 e V=0, ou N=0 e V=1 ( se < or = ) GT -Z =0, e N = V (>) LE Z =1, ou N<>V ( < ou =) AL sempre
31 Instruções de salto B Desvio BL Chamada de sub-rotina BX Desvio com mudança de estado (ARM/Thumb) Salto direto B{cond} <endereco> Salto direto com link LR := PC + 4 BL{cond} <endereco> Salto indireto BX{cond} Rn Salto indireto com link -- LR := PC + 4 BXL{cond} Rn
32 Branch :B{<cond>} label Branch with Link :BL{<cond>} sub_routine_label
33 Instruções do ARM Os prefixos condicionais podem ser utilizados em quase todas as instruções do ARM. Exemplo: CMP R1, R2 ADDGE R3, R3, R1 ADDLT R3, R3, R2
34 Formato das instruções: Lógicas e Aritméticas: ADD, AND... {cond}{s} Rd, Rn, <op2> Transferência de dados: MOV, MVN {cond}{s} Rd, <op2> Comparação: CMP, CMN, TST, TEQ {cond} Rn, <op2> Salto: B, BL, BX, BXL <MNE> cond <endereço>
35 CMP r0, 10 BLT pula ; salta se r0<10! MOV R0, #0 b fim pula: ; R0 < 10 R0 >= 10 R0 <= 0 SIM NÃO fim
36 CMP r0, 10 BLT senao ; salta se r1<10 MOV R0, #0 b fim senao: ADD R0, R0, #1 ; R0 = R0 +1 R0 >= 10 R0 = 0 SIM SE NÃO R0 = R0 +1 fim
37 AREA ARM, CODE, READONLY ENTRY MOV R1,#0 enquanto CMP R1, #20 ; se i <= 20 BLT cont B fim cont ADD R1, R1, #1 ; y=y+3! B enquanto fim B fim end R0 < = 20 SIM R0 = R0 +1 NÃO
38 R0 < 20 NÃO SIM R0 >= 20 R0 = R0 +1
39 Operações Lógicas AND R1, R2, R3 ORR R1, R2, R3 EOR R1, R2, R3 BIC R1, R2, R3 <operação >Rd, Rn, <Operando2> Exemplo de <Operando2> : constante de 8 bits ou registrador
40 Exercício 2 Imagine que queremos adicionar os números de 1 a 10. Ex:
41 Exemplo: total =0; i=10; Enquanto (i>0) faça inicio enquanto total = total + 1; i= i-1; fim do enquanto Enquanto (verdade) Fim de programa NÃO total = 0; i = 0; i >0 SIM total = total +1; i = I + 1;
42 Instrução ADD{S}{cond} {Rd}, Rn, Operand2 ADD{cond} {Rd}, Rn, #imm8 ; Ex: ADD R0,R0,#1
43 Solução
44 Exercícios 1) CONTAGEM CONTÍNUA a) Realize uma contagem de 0 a 6. b) Faça um contador de 0 a 59. Quando chega a 59, zera.
Ministério da Educação UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Aula 1. Cibele Lemos Freire Viginoski
Aula 1 Cibele Lemos Freire Viginoski ARM (Advanced RISC Machine) Arquitetura de Processadores CISC Conjunto Complexo de Instruções Microinstruções RISC Conjunto de Instruções Reduzidas Instruções devem
Leia maisUniversidade de São Paulo
Conjunto Instruções ARM Universidade de São Paulo Sistemas Embarcados Jorge Luiz e Silva ARM versões. ARM Linguagem Assembly. ARM modelo de programação. ARM organização de memória. ARM operação com dados.
Leia mais7/4/2010. Aula 8. Engenharia de Sistemas Embarcados. Repertório de Instruções. Prof. Abel Guilhermino Tópico: Arquitetura ARM
Repertório de Instruções Engenharia de Sistemas Embarcados Prof. Abel Guilhermino Tópico: Arquitetura ARM Aula 8 O conjunto de instruções possui uma largura fixa de 32 bits É o conjunto padrão de instruções
Leia maisAula 8. Engenharia de Sistemas Embarcados. Prof. Abel Guilhermino Tópico: Arquitetura ARM
Aula 8 Engenharia de Sistemas Embarcados Prof. Abel Guilhermino Tópico: Arquitetura ARM Repertório de Instruções O conjunto de instruções possui uma largura fixa de 32 bits É o conjunto padrão de instruções
Leia maisMinistério da Educação UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Aula 1. Cibele Lemos Freire Viginoski
Aula 1 Cibele Lemos Freire Viginoski ARM (Advanced RISC Machine) Historia ARM Começou a vida como parte da Acorn Computer. 1978 Arcon Computer de Cambridge produziam computadores e foram sucesso no Reino
Leia maisSistemas Embebidos I , Tiago Miguel Dias ADEETC - Secção de Arquitecturas e Sistemas Operativos
Sistemas Embebidos I Licenciatura em Eng. de Electrónica e Telecomunicações e de Computadores Licenciatura em Engenharia Informática e de Computadores Mestrado em Engenharia Informática e de Computadores
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI3441 Arquitetura de Sistemas Embarcados - Instruções de Desvio Loop - Ponto Flutuante - Multiplicação e Divisão - Pseudo-Instruções - Processadores ARM Escola Politécnica da Universidade de São Paulo
Leia maisArchC. Wesley Nunes Gonçalves
Implementação do Processador ARM7 em ArchC Wesley Nunes Gonçalves 23 de novembro de 2007 ARM7 Instruções Implementadas O ARM possui 37 registradores, sendo 31 registradores de propósito geral e 6 registradores
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisSISTEMAS EMBARCADOS. Conjunto de Instruções Thumb2. Prof. André Schneider de Oliveira
Universidade Tecnológica Federal do Paraná (UTFPR) Departamento Acadêmico de Eletrônica (DAELN) SISTEMAS EMBARCADOS Conjunto de Instruções Thumb2 Prof. André Schneider de Oliveira andreoliveira@u6pr.edu.br
Leia maisCortex-M3/M4. Conjunto de Instruções Thumb-2 (Assembly Cortex-M3/M4) Unified Assembler Language (UAL) Estrutura de Código em Assembly 06/09/2018
Cortex-M3/M4 Conjunto de Instruções Thumb-2 (Assembly Cortex-M3/M4) Prof. Hugo Vieira Neto 2018/2 Arquitetura ARMv7E-M Conjunto de instruções Thumb-2 Material de apoio: Referência Rápida do Conjunto de
Leia maisArquitetura ARM. Prof. André Schneider de Oliveira. Universidade Tecnológica Federal do Paraná (UTFPR) Departamento Acadêmico de Eletrônica (DAELN)
Universidade Tecnológica Federal do Paraná (UTFPR) Departamento Acadêmico de Eletrônica (DAELN) Arquitetura ARM Prof. André Schneider de Oliveira andreoliveira@u6pr.edu.br O Processador ARM O processador
Leia maisInstruções Assembly. César Yutaka Ofuchi (Adaptado do Prof. Hugo Vieira Neto) César Ofuchi
1 Instruções Assembly César Yutaka Ofuchi ofuchi@utfpr.edu.br (Adaptado do Prof. Hugo Vieira Neto) 2 Instruções Novo Workspace IAR 1- Fazer download do novo workspace no site em laboratório2 2 Corrigir
Leia maisMicroprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios
Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisArquitetura de Computadores II. Arm 9. Rodrigo Padilha Thaiane Lopes
Arquitetura de Computadores II Arm 9 Rodrigo Padilha Thaiane Lopes 26 de Novembro de 2007 Introdução Este trabalho pretende apresentar instruções de máquinas, utilizando a arquitetura Arm9. São apresentadas
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI31 Arquitetura de Sistemas Embarcados - Arquitetura do µprocessador Escola Politécnica da Universidade de São Paulo Prof. Gustavo Rehder grehder@lme.usp.br Prof. Sergio Takeo kofuji@usp.br Prof. Antonio
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI31 Arquitetura de Sistemas Embarcados - Arquitetura do µprocessador Escola Politécnica da Universidade de São Paulo Prof. Gustavo Rehder grehder@lme.usp.br Prof. Sergio Takeo kofuji@usp.br Prof. Antonio
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisAula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético
Microprocessadores I Aula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético 4.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisSISTEMAS EMBARCADOS Arquitetura ARM Cortex-M3
Universidade Tecnológica Federal do Paraná (UTFPR) Departamento Acadêmico de Eletrônica (DAELN) SISTEMAS EMBARCADOS Arquitetura ARM Cortex-M3 Prof. André Schneider de Oliveira andreoliveira@utfpr.edu.br
Leia maisCesar - características CESAR. Registradores. Modos de endereçamento. Endereçamento de memória. Modo Registrador. (As bases da civilização atual)
Cesar - características CESAR (As bases da civilização atual) Largura de dados e s de 16 bits Dados representados em complemento de dois 8 de uso geral de 16 bits (R-R) 1 registrador de estado com 4 códigos
Leia maisParadigma CISC. Arquitetura ARM Cortex-M3. Paradigma CISC. Paradigma RISC. Paradigma RISC. Resumo: RISC x CISC 18/08/2016
Paradigma CISC Arquitetura ARM Cortex-M3 Prof. Hugo Vieira Neto Complex Instruction Set Computer Conjunto de instruções inicialmente simples Avanços tecnológicos permitiram a fabricação de computadores
Leia maisSistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisNeander - características
NEANDER x RAMSES (Ou porque da necessidade de upgrade :-) Texto original: ftp://ftp.inf.ufrgs.br/pub/inf108/ramses-instrucoes.ppt Neander - características Largura de dados e endereços de 8 bits Dados
Leia maisIntrodução. Registos. ARM flags
Introdução A arquitectura ARM tem sido revista e modificada ao longo do tempo, dando origem a variantes como: v1, v2, v2a, v3, v4, v4t, v4te. As realizações do processador são também diversas, visam o
Leia maisArquitetura ARM Cortex
1 Arquitetura ARM Cortex César Yutaka Ofuchi ofuchi@utfpr.edu.br (Adaptado do Prof. Hugo Vieira Neto) 2 Porque ARM Cortex M3? Performance Baixo Consumo Baixo Custo Determinismo: garantia de execução críticas
Leia maisSSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Leia maisInfraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Leia maisRegistradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-1 Objetivos Conhecer o processador Compreender os registradores
Leia maisCONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Constituída de seqüência de zeros (0) e uns (1) Cada instrução em ASSEMBLY constitui-se em um mnemônico (uma forma fácil de se lembra) de uma
Leia maisArquitetura e Organização de Computadores
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização de Computadores Conjunto de Instruções Prof. Sílvio Fernandes
Leia maisProcessador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador
Leia maisArquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Conjunto de Instruções Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Material do prof. Sílvio Fernandes - UFERSA
Leia maisMicroprocessadores I ELE Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS -
Microprocessadores I ELE 1078 Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS - 9.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 10 Conjuntos de instruções: Características e funções slide 1 O que é um conjunto de instruções? A coleção completa de instruções
Leia maisGuia Rápido MIPS. Tipos de Dados e Formatações
Tipos de Dados e Formatações Guia Rápido MIPS Tipos de Dados: Todas as instruções são de 32 bits Byte = 8 bits Halfword = 2 bytes Word = 4 bytes Um caractere ocupa 1 byte na memória Um inteiro ocupa 1
Leia maisJosé Augusto Fabri. Assembly Básico
José Augusto Fabri Assembly Básico Aritmética em Modo Hexadecimal Operações da adição e subtração em hexadecimal (comando H) Número negativos: Que número representa o FFFF? Aritmética em Modo Hexadecimal
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas
Leia maisProfessor: Dr. Rogério Rodrigues de Vargas.
UNIVERSIDADE ESTADUAL DE SANTA CRUZ DEPARTAMENTO DE CIÊNCIAS EXATAS E TECNOLÓGICAS Bacharelado em Ciência da Computação Software Básico Linguagem de Programação Assembly: Uma introdução no Linux/i386 (AT&T)
Leia maisArquitetura de Sistemas Embarcados
Arquitetura de Sistemas Embarcados Edna Barros (ensb @cin.ufpe.br) Centro de Informática UFPE Introdução a Arquitetura ARM (Advanced( RISC Machine) História do ARM Originalmente significava: ARM Acorn
Leia maisORGANIZAÇÃO DE COMPUTADORES O PROCESSADOR E SEUS COMPONENTES
ORGANIZAÇÃO DE COMPUTADORES O PROCESSADOR E SEUS COMPONENTES Prof. Dr. Daniel Caetano 2014-1 Lembretes Recordar a organização interna da CPU Conhecer os registradores de controle Apresentar o ciclo de
Leia maisMICROPROCESSADORES II (EMA911915) NIOS II - ASSEMBLY 2 O SEMESTRE / 2018
MICROPROCESSADORES II (EMA911915) NIOS II - ASSEMBLY 2 O SEMESTRE / 2018 MATERIAL DIDÁTICO Harris & Harris 61 Introduction 62 Assembly Language 63 Machine Language 64 Programming (exceto 646) 66 Lights,
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Msc. Tiago Alves de Oliveira Objetivos Conhecer o processador Compreender os registradores
Leia maisProf. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-2 Objetivos Conhecer o processador Compreender os registradores
Leia maisConjunto de Instruções MIPS Parte IV
Faculdade de Ciências Aplicadas e Sociais de Petrolina FACAPE Conjunto de Parte IV Transferência de Dados Lógicas Controle Suporte a procedimentos Prof. Sérgio Adaptado dos slides de Sistemas Processadores
Leia maisOrganização de Computadores
Organização de Computadores Aula 25 Conjunto de Instruções: Características e Funções Rodrigo Hausen 10 de novembro de 2011 http://cuco.pro.br/ach2034 1/92 Apresentação 1. Bases Teóricas 2. Organização
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisProf. Gustavo Oliveira Cavalcanti https://sites.google.com/a/poli.br/professorgustavooc/
Sistemas Digitais Prof. Gustavo Oliveira Cavalcanti gustavooc@poli.br https://sites.google.com/a/poli.br/professorgustavooc/ Conteúdo Programático (Organização e Arquitetura) Arquitetura e história dos
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Conjunto de Instruções Slide 1 Sumário Características de Instruções de Máquina Tipos de Operandos Tipos de Operações Linguagem de Montagem Slide 2 Características
Leia maisArquitetura ARC Prof. Luís Caldas Aula 06 pág.96 a 119
6. ARC- Um computador com arquitetura RISC A CPU (unidade central de processamento), consiste numa seção de dados, que contém registradores, uma unidade lógica e aritmética e uma seção de controle que
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia maisUCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Leia maisArquitetura de Sistemas Embarcados
Arquitetura de Sistemas Embarcados (GQD%DUURV HQVE #FLQXISHEU &HQWURGH,QIRUPiWLFD± 8)3( Introdução a Arquitetura ARM (Advanced( RISC Machine) História do ARM Originalmente significava: ARM Acorn RISC Machine
Leia maisA arquitectura IA32. A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador.
A arquitectura IA32 A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador. Tamanho da palavra Número de registos visíveis Número de operandos Endereçamento
Leia maisSolução Lista de Exercícios Processadores
Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação
Leia maisLinguagem de Montagem Assembly
Linguagem de Montagem Assembly Especificações O programa em Assembly Fica sobre a camada do Sistema Operacional Efetua chamadas ao Sistema Operacional O montador Chama-se Assembler Traduz a linguagem de
Leia maisCAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
Leia maisMÓDULO. Conjunto de Instruções do 8086/88 Aritméticas, lógicas, deslocamento e rotação M 02
MÓDULO M 02 Conjunto de Instruções do 8086/88 Aritméticas, lógicas, deslocamento e rotação OBJETIVOS Compreender o significado dos bits de estado no registrador de flags do 8086/88; Conhecer as representações
Leia maisConjunto de Instruções (ISA) II
Conjunto de Instruções (ISA) II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-10-18 José Costa (DEI/IST) Conjunto de Instruções
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
Leia mais[1] $2,$0,$3 105 [2] 0x004000e8
Prova P1 Disciplina: Organização de Computadores Professor: Ney Laert Vilar Calazans Aluno: 14/setembro/2017 Lista de associação de números e mnemônicos para os registradores do MIPS Número (Decimal) Nome
Leia maisAJProença, Sistemas de Computação, UMinho, 2017/18 1. Componentes (físicos) a analisar: a unidade de processamento / o processador:
Introdução aos Sistemas de Computação (4) Estrutura do tema ISC 1. Representação de informação num computador 2. Organização e estrutura interna dum computador 3. Execução de programas num computador 4.
Leia maisIntrodução ao PIC. Guilherme Luiz Moritz 1. 6 de novembro de DAELT - Universidade Tecnológica Federal do Paraná
Guilherme Luiz Moritz 1 1 DAELT - Universidade Tecnológica Federal do Paraná 6 de novembro de 2013 Características do PIC Arquitetura Harvard RISC, 35 instruções 8 a 84 pinos Mais de 180 modelos Vários
Leia maisInfraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 Operações Lógicas Embora os primeiros computadores se concentrassem em words completas, logo ficou claro que era útil atuar sobre
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES Rn - Registrador R0 R7 do banco de registradores selecionado. direto - 8-bits de endereço da posição da RAM de dados Podem ser referentes tanto à RAM interna (0 7F) como ao espaço
Leia maisção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Leia maisInfraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisParadigma CISC. Arquitetura ARM Cortex-M3. Paradigma CISC. Paradigma RISC. Paradigma RISC. Resumo: RISC x CISC 16/03/2018
Paradigma CISC Arquitetura ARM Cortex-M3 Prof. Hugo Vieira Neto Complex Instruction Set Computer Conjunto de instruções inicialmente simples Avanços tecnológicos permitiram a fabricação de computadores
Leia maisInstruções. Maicon A. Sartin
Instruções Maicon A. Sartin SUMÁRIO Introdução Instruções Formatos de instruções Conjuntos de instruções Execução de instruções Introdução a Linguagem de Montagem Introdução a Linguagem de Montagem Níveis
Leia maisAula 19: UCP: Construindo um Caminho de Dados (Parte III)
Aula 19: UCP: Construindo um Caminho de Dados (Parte III) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (III) FAC 1 /
Leia maisSEL 0415 INTROD. À ORGANIZAÇÃO DE COMPUTADORES
SEL 0415 Aula 11 Microcontrolador 8051 Parte 3 SEL 0415 INTROD. À ORGANIZAÇÃO DE COMPUTADORES Prof. Dr. Marcelo A. C. Vieira SEL 415 INTERRUPÇÃO Estrutura de Interrupção do 8051 n 5 Fontes [ 2 Externas
Leia maisPrimeiro Trabalho de POO Emulador para o Processador Winter
Primeiro Trabalho de POO Emulador para o Processador Winter Prof. Pedro Carlos da Silva Lara Entrega: 21/10/2014 1 Informações Gerais Winter é um processador hipotético especificado com fim puramente acadêmico.
Leia maisCONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Conhecida pelo PROCESSADOR Conhecida pelo Usuário COMPILADOR LINGUAGEM DE ALTO NÍVEL LINGUAGEM ASSEMBLY 2 INSTRUÇÕES EM ASSEMBLY Para programar
Leia maisLISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO
LISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO 1) Identifique na instrução em linguagem de máquina armazenada na memória, os elementos da instrução 2) Na figura acima, qual a quantidade de código de operações
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisArquitectura de Computadores ARQC MIPS. Serviços de Sistemas Exemplos. Serviços de Sistema
Arquitectura de Computadores ARQC MIPS Serviços de Sistemas Exemplos Serviços de Sistema Exemplo 1 Somar duas variáveis veis em um registrador register int a=1, b=3, c; c = a + b; (usar os códigos c de
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES 1 CARACTERÍSTICAS DE INSTRUÇÕES DE MÁQUINA Quando um programador usa uma linguagem de alto-nível, como C, muito pouco da arquitetura da máquina é visível. O usuário que deseja programar
Leia maisDisciplina: Arquitetura de Computadores
Disciplina: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof a. Carla Katarina de Monteiro Marques UERN Introdução Responsável por: Processamento e execução de programas armazenados na
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI3441 Arquitetura de Sistemas Embarcados - Ponto Flutuante Escola Politécnica da Universidade de São Paulo Prof. Gustavo Rehder grehder@lme.usp.br Prof. Sergio Takeo kofuji@usp.br Prof. Antonio Seabra
Leia maisAssembly Sintaxe do Assembly. Instruções que afectam Flags. Aplicações de Microprocessadores 2006/2007
Assembly 8051 Aplicações de Microprocessadores 2006/2007 Sintaxe do Assembly [Label] Op-code [Operando] [Comentário] tabela: movc a,@a+dptr ; vai à tabela buscar o seu correspondente ASCII 2 2 Instruções
Leia maisEstudo sobre a Arquitetura AVR32. Bruno George de Moraes Gustavo Henrique Nihei
Estudo sobre a Arquitetura AVR32 Bruno George de Moraes Gustavo Henrique Nihei Motivação Século XX - advento dos dispositivos portáteis Alto poder computacional Baixo consumo de energia Grande parte dos
Leia maisMIPS ISA (Instruction Set Architecture)
MIPS ISA (Instruction Set Architecture) MIcroprocessor without Interlocking Pipeline Stages MIPS Processador RISC de 32 bits Referência dos Processadores RISC Mais de 100 Milhões de processadores vendidos
Leia maisUCP: Construindo um Caminho de Dados (Parte III)
UCP: Construindo um Caminho de Dados (Parte III) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides do Fernanda Passos Cristina Boeres
Leia maisTRABALHO PROCESSADOR H8
TRABALHO PROCESSADOR H8 abel ferreira 05132002 eberle rambo- 05132118 Monografia abel ferreira 05132002 eberle rambo - 05132118 Prefácio. A família do micro processador h8 inclui diversas versões. Nesse
Leia maisArquitetura de Computadores I. Prof. Ricardo Santos (Cap 2)
Arquitetura de Computadores I Prof. Ricardo Santos ricr.santos@gmail.com (Cap 2) Fluxo de Controle Vimos até agora: beq, bne Uma nova instrução: slt $t0, $s1, $s2 if $s1 < $s2 then $t0 = 1 else $t0 = 0
Leia maisInfraestrutura de Hardware. Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento
Infraestrutura de Hardware Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de
Leia maisProf. Adilson Gonzaga
Microprocessadores são Máquinas de Estado Seqüenciais Síncronas que operam mediante a execução de uma seqüência de códigos binários armazenados em memória. Prof. Adilson Gonzaga 1 As ordens ou comandos
Leia maisEspecificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
Leia maisTrabalhos Práticos Arquitetura de Computadores I Prof. Fabian Vargas
Trabalhos Práticos Arquitetura de Computadores I Prof. Fabian Vargas Material a ser utilizado: Kits de desenvolvimento de sistemas microprocessados para aplicações em DSP Texas DSK-TMS320C67xx. Apresentação
Leia maisAula 17: UCP: Construindo um Caminho de Dados (Parte I)
Aula 17: UCP: Construindo um Caminho de Dados (Parte I) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (I) FAC 1 / 33
Leia maisArquitetura de Computadores
Universidade Federal de Santa Catarina Centro Tecnológico Curso de Pós-Graduação em Ciência da Computação Aula 2 Arquitetura do Processador MIPS: características gerais, registradores, formatos de instrução,
Leia maisExercícios resolvidos (aula de 4 de Maio) Resolução:
Exercícios resolvidos (aula de 4 de Maio) 1. Um microprocessador gera endereços de memória de 14 bits. Desenhe um mapa de memória dos seus endereços de memória fronteira especificados em hexadecimal. Uma
Leia maisUniversidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação. Arquitetura de Computadores I. Organização Básica do Computador
Universidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação Arquitetura de Computadores I Organização Básica do Computador Gabriel P. Silva Ementa Unidade 2: Organização Lógica e Funcional
Leia maisOrganização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
Leia mais