Tiago Alves de Oliviera
|
|
|
- Patrícia Vieira Barreiro
- 9 Há anos
- Visualizações:
Transcrição
1 Tiago Alves de Oliviera 1
2 Capítulo 6 do Livro do Mario Monteiro Capítulo 5 (5.1, 5.2, 5. e 5.4) do Livro do Patterson 2
3 Processador executa instruções CPU (central processing unit) UCP (unidade central de processamento)
4 4 Endereço da instrução está no Registrador PC (program counter) Conteúdo da instrução está no Registrador IR (instruction register)
5 Funções de processamento Funções de controle 5
6 Unidade Lógica e Aritmética (ULA, UAL, ALU) Registradores de dados e registradores especiais 6 de estado (PSW program status word)
7 7 Unidade de controle, relógio (clock) Registradores especiais PC program counter (CI contador de instruções) IR instruction register (RI registrador de instrução) REM registrador de endereços de memória (MAR) RDM registrador de dados de memória (MDR)
8 8
9 9 MP
10 10 MP
11 11 MP
12 Construção do caminho de dados Controle Implementação monociclo 12
13 Conceito de caminho de dados e controle Caminho dos bits de instrução e dados Utilização de clock, lógica combinacional e seqüencial Começa com uma implementação simples e iterativamente vai melhorando 1
14 Medida de performance baseada em: número de instruções período do clock ciclos de clock por instrução (CPI) O primeiro é um fator do programa, mas os dois últimos são baseados na implementação do processador 14
15 Para simplificar o estudo do projeto do processador, o foco será dado em um subconjunto de instruções do MIPS: Memória: lw e sw Aritmética: add e addi Desvio: beq 15
16 R-FORMAT (tipo R registrador) add rega regb destreg rd op rega regb 0 destreg 7 bits bits bits bits 1 bits bits op: código de operação rega: registrador com primeiro operando fonte regb: registrador com segundo operando fonte destreg: registrador que guarda resultado da operação 16
17 I-Format (tipo I imediato) lw rega regb imm sw rega regb imm beq rega regb imm addi rega regb imm Desvio utiliza endereço PC relativo (PC imm) op rega regb imm 7 bits bits bits bits 16 bits 17
18 Buscar uma instrução na memória Interpretar qual operação é representada pela instrução Trazer (se for o caso) os operandos para a CPU Executar a operação Armazenar (se for o caso) os dados de saída Repetir o processo com uma nova instrução etapas do Ciclo de Instrução 18
19 Duas definições importantes Elemento Combinacional - saída depende somente das entradas Exemplo: ALU Elemento Seqüencial: elementos contêm informações de estado Exemplo: Registradores 19
20 Select Somador Soma A B M u x C Controle da UAL UAL Zero Resultado da UAL 20
21 Contém 8 registradores Dois barramentos de bits de saída Dado lido #1 e Dado lido #2 Um barramento de bits de entrada Dado a ser escrito Registrador 0 tem o valor 0 Registrador selecionado por lido #1 lido #2 Número dos registradores escrito seleciona registrador que recebe Dado a ser escrito quando EscReg=1 Dado lido #1 lido #2 escrito Dado de escrita EscReg Dado lido #1 Dado lido #2 Dados 21
22 Um barramento de entrada: Dado a ser escrito Um barramento de saída: Dado lido Seleção de endereço Endereço seleciona a palavra a EscMem Endereço Dado a ser escrito Dado lido ser colocada em Dado lido LerMem Para escrever no endereço, seta EscMem para 1 Para ler do endereço, seta LerMem para 1 22
23 De acordo com a arquitetura do conjunto de instruções, define-se uma estrutura organizacional macro (número de unidades funcionais, por exemplo) Essa estrutura é refinada para definir os componentes do caminho de dados, sua interconexão e pontos de controle Estrutura de controle é definida O projeto do caminho de dados e controle é refinado para projeto físico e validação funcional 2
24 Busca a instrução na memória, cujo endereço está no contador de programa PC Incrementa o contador de programa PC de 1 PC Endereço de leitura 1 Somador Instrução Memória de Instruções 24
25 add rega regb destreg Mem[PC] R[destreg] de soma PC PC + 1 Obtém instrução da memória R[regA] + R[regB] Executa operação Calcula próximo endereço 25
26 R[destreg] R[regA] op R[regB] Controle da UAL e de EscReg baseado na instrução decodificada lido #1, lido #2, Reg a ser escrito são rega, regb, destreg Registradores lido #1 Dado lido #1 lido #2 escrito Dado Dado de lido #2 escrita Operação da UAL Zero UAL Resultado da UAL EscReg 26
27 lw rega regb imm mem[pc] memória End R[regA]+SignExt(imm) memória R[regB] Mem[End] registrador PC PC+1 endereço Busca instrução na Calcula o endereço da Carrega os dados no Calcula o próximo 7 bits bits bits bits 16 bits 0 op rega regb imediato 27
28 Instrução Registradores são de sinal Operação da UAL Dado lido #1 Zero lido #2 Dado Resultado escrito Dado de lido #2 da UAL escrita UAL EscMem Memória de dados Endereço Dado a ser escrito Dado lido LerMem EscReg 28
29 sw rega regb imm mem[pc] Busca instrução na memória End memória R[regA]+SignExt(imm) Calcula o endereço da Mem[End] memória R[regB] Carrega os dados na PC PC+1 Calcula o próximo endereço 7 bits bits bits bits 16 bits 0 op rega regb imediato 29
30 Registradores Operação da UAL Instrução Dado lido #1 lido #1 lido #2 Dado escrito lido #2 Dado de escrita EscReg 1 6 Exten- são de sinal Zero Resultado da UAL UAL EscMem Memória de dados Endereço Dado lido Dado a ser escrito LerMem 0
31 beq rega regb imm mem[pc] memória Cond R[regA]-R[regB] desvio if (Cond eq 0) else PC PC+1 + SignExt(imm) PC PC+1 Busca instrução na Calcula a condição de Calcula endereço PC relativo Calcula o próximo endereço 7 bits bits bits bits 16 bits 0 op rega regb imediato 1
32 PC+1 vindo do caminho de dados de busca de uma instrução Somador Soma Endereço alvo do desvio condicional Instrução Registradores lido #1 lido #2 escrito Dado de escrita Dado lido #1 Ddo lido #2 Operação da UAL UAL Zero Para a lógica de controle do desvio condicional EscReg 16 Extensão de sinal
33 PC 1 Endereço de leitura Instrução Memória de Instruções Somador M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita EscReg 16 Exten- são de sinal UAL fonte Operação da UAL M ux Zero Resultado da UAL UAL EscMem Memória de dados EndereçoDado lido Dado a ser escrito LerMem M M ux ULAparaReg
34 FontePC M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita 16 EscReg Exten- são de sinal UAL fonte M ux Somador Operação da UAL Zero Resultado da UAL UAL Dado a ser escrito EscMem Memória de dados EndereçoDado lido LerMem ULAparaReg M ux 4
35 PC incrementado normalmente Se instrução for beq pode adicionar imm a PC + 1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita EscReg 16 Exten- são de sinal UAL fonte M ux Somador Operação da UAL Zero Resultado da UAL UAL DvC 5
36 PC 1 Endereço de leitura Instrução Memória de Instruções Somador PC +1 Registradores Somador Operação da UAL lido #1 UAL fonte lido #2 Zero U Resultado X M escrito ux da UAL Dado de escrita UAL RegDst EscReg 16 Exten- são de sinal Resultado da UAL 0 M u x 1 DvC Memória EndereçoDado dados Dado a ser escrito EscMem lido LerMem M u x ULAparaReg 6
37 Identifica pontos de controle no caminho de dados Busca da instrução Operações lógicas e aritméticas Memória Identifica tipo de controle do sinal Fluxo de dados através de multiplexadores Escrita de dados Deriva sinais de controle para cada instrução Coloca todos os sinais juntos 7
38 PC +1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita EscReg 16 Exten- são de sinal UAL fonte M ux Somador Operação da UAL Zero Resultado da UAL UAL Don t care (X) DvC= 0 8
39 PC +1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst =1 Registradores lido #1 lido #2 escrito Dado de escrita EscReg =1 16 Exten- são de sinal UAL fonte =0 M ux Somador Operação da UAL =op Zero Resultado da UAL UAL DvC =0 Memória de dados EndereçoDado lido Dado a ser escrito EscMem =0 LerMem =0 ULAparaReg =1 0 M ux1 9
40 PC +1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst =0 Registradores lido #1 lido #2 escrito Dado de escrita EscReg =1 16 Exten- são de sinal UAL fonte =1 0 M u x 1 Somador Operação da UAL =Add Zero Resultado da UAL UAL DvC =0 Memória de dados EndereçoDado lido Dado a ser escrito EscMem =0 LerMem =1 0 M ux 1 ULAparaReg =0 40
41 PC +1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst =X Registradores lido #1 lido #2 escrito Dado de escrita EscReg =0 16 Exten- são de sinal UAL fonte =1 0 M ux 1 Somador Operação da UAL =Add Zero Resultado da UAL UAL EscMem DvC =1 =0 ULAparaReg Memória =X de dados Endereço Dado lido M ux Dado a ser escrito LerMem =0 41
42 PC+1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst =X Registradores lido #1 lido #2 escrito Dado de escrita EscReg =0 16 Exten- são de sinal UAL fonte =0 M ux Somador Operação da UAL =Sub Zero Resultado da UAL UAL DvC =1 Memória de dados EndereçoDado lido Dado a ser escrito EscMem =0 LerMem =0 M ux ULAparaReg =X 42
43 PC +1 M ux 1 Somador Resultado da UAL PC Endereço de leitura Instrução Memória de Instruções M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita EscReg 16 Exten- são de sinal UAL fonte M ux Somador Operação da UAL Zero Resultado da UAL UAL DvC Memória de dados EndereçoDado lido Dado a ser escrito EscMem LerMem M ux ULAparaReg 4
44 44
45 45
46 46
47 Entradas Op2 Op1 Op0 Saídas Formato R Iw sw beq RegDst UALfonte ULAparaReg EscReg LerMem EscMem DvC UALOp2 47
48 PC +1 M ux 1 Somador Resultado da UAL Instr [24:22] op PC Controle Principal Endereço de leitura Instrução Memória de Instruções RegDst UALfonte ULAparaReg EscReg LerMem EscrMem M U X RegDst Registradores lido #1 lido #2 escrito Dado de escrita EscReg 16 Exten- são de sinal UAL fonte M ux Somador Operação da UAL Zero Resultado da UAL UAL DvC Memória de dados EndereçoDado lido Dado a ser escrito EscMem LerMem M ux ULAparaReg DvC UAL Op2 48
49 Vantagens Um ciclo de relógio por instrução torna lógica mais simples Desvantagens Ciclo de clock determinado pela instrução que leva maior tempo Instrução de carga utiliza cinco unidades funcionais em série tempo de acesso à memória de instruções + tempo de acesso ao banco de registradores + retardo da UAL + tempo de acesso à memória de dados + tempo de estabilidade dos dados para o banco de registradores Duplicação de unidades funcionais 49
Implementação da UCP. Construção do caminho de dados Controle Implementação monociclo. Organização de Computadores
Implementação da UCP Construção do caminho de dados Controle Implementação monociclo Conceitos Gerais para Implementação do Processador Conceito de caminho de dados e controle Caminho dos bits de instrução
Organização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Infraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
ção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira [email protected] INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável
Processador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine [email protected] [email protected] 1 Processador Organização básica de um computador: 2 Processador
Infraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Unidade Central de Processamento UCP (CPU)
Unidade Central de Processamento UCP (CPU)! Arquitetura Convencional (Von Neumann) UCP BARRAMENTO MEMÓRIA PRINCIPAL ENTRADA E SAÍDA ! Visão geral da CPU UC - UNIDADE DE CONTROLE REGISTRADORES A B C D ALU
O Processador: Via de Dados e Controle
O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Relembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo
2. A influência do tamanho da palavra
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de
Introdução à Computação: Arquitetura von Neumann
Introdução à Computação: Arquitetura von Neumann Beatriz F. M. Souza ([email protected]) http://inf.ufes.br/~bfmartins/ Computer Science Department Federal University of Espírito Santo (Ufes), Vitória,
DataPath II Tomando o controle!
DataPath II Tomando o controle! Datapath and Control Queremos implementar parte do MIPS lw, sw add, sub, and, or, slt beq e depois o j Instruction Word Formats Register format: add, sub, and, or, slt op-code
TCC Organização de Computadores I Turma :A1 Lista 3-GABARITO. 1. A figura abaixo mostra o diagrama da implementação para a UCP estudada em sala.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO TCC4.7-Organização Computadores I Turma :A Lista 3-GABARITO. A figura abaixo mostra o diagrama da implementação
CPU. Funções: Componentes: Processamento; Controle. UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3
CPU CPU Funções: Processamento; Controle Componentes: UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3 Processador A função de um computador é executar tarefas
Conceitos Básicos Processador
Infra-Estrutura de Hardware Conceitos Básicos Processador Prof. Edilberto Silva www.edilms.eti.br [email protected] Sumário Conceitos básicos Organização da CPU Execução das Instruções RISC x CISC Paralelismo
SSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi [email protected]
Fundamentos de Arquiteturas de Computadores Turma :A1 Lista 3 Profa.: Simone Martins
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Fundamentos de Arquiteturas de Computadores Turma :A Lista 3 Profa.: Simone Martins. A figura abaixo mostra
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas
CPU Implementação. Multiciclo. Prof. Carlos Bazilio
CPU Implementação Multiciclo Prof. Carlos Bazilio [email protected] Até então, tínhamos t... Problemas com Implementação Monociclo Ciclo de clock tem o mesmo tamanho para todas as instruções implementadas;
Disciplina: Arquitetura de Computadores
Disciplina: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof a. Carla Katarina de Monteiro Marques UERN Introdução Responsável por: Processamento e execução de programas armazenados na
ORGANIZAÇÃO DE COMPUTADORES
Organização de Computadores ORGANIZAÇÃO DE COMPUTADORES Curso: Tecnologia em Gestão da Tecnologia da Informação Ano: 2011 Instrução Precisam ser entendidas pelo processador Precisam ser decodificadas e
ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR
ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR Prof. Filippo Valiante Filho http://prof.valiante.info Estrutura do Computador Computador CPU (Central Processing Unit) Sistema de Armazenamento (Memórias) Sistema
Microprocessadores CPU. Unidade de Controle. Prof. Henrique
Microprocessadores CPU Unidade de Controle Prof. Henrique Roteiro Registradores; Unidade de Controle Níveis de Complexidade Introdução Um sistema microprocessado conta com diversos dispositivos para um
O Computador Neander Neander - Computador Hipotético Didático
Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura
lw, sw add, sub, and, or, slt beq, j
Datapath and Control Queremos implementar o MIPS Instruções de referência à memória: lw, sw Instruções aritméticas e lógicas: add, sub, and, or, slt Controle de fluxo: beq, j Cinco passos de execução Busca
UCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Instruções de Máquina
Instruções de Máquina Operação básica (primitiva) que o hardware é capaz de executar diretamente Conjunto de bits que indica ao processador uma operação que ele deve realizar O projeto de um processador
Arquitetura de Computadores. Ciclo de Busca e Execução
Arquitetura de Computadores Ciclo de Busca e Execução Ciclo de Busca e Execução Início Buscar a próxima instrução Interpretar a instrução Executar a instrução Término Funções realizadas pela UCP Funções
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias [email protected] Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
A Arquitetura: conjunto de instruções
A Arquitetura: conjunto de instruções código instrução comentário 0000 NOP Nenhuma operação 0001 STA MEM() AC 0010 LDA AC MEM() 0011 ADD AC MEM() + AC 0100 OR AC MEM() OR AC 0101 AND AC MEM() AND AC 0110
Processador: Conceitos Básicos e Componentes
Processador: Conceitos Básicos e Componentes Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF)
Aula 17: UCP: Construindo um Caminho de Dados (Parte I)
Aula 17: UCP: Construindo um Caminho de Dados (Parte I) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (I) FAC 1 / 33
Arquitetura de Computadores Aula 10 - Processadores
Arquitetura de Computadores Aula 10 - Processadores Prof. Dr. Eng. Fred Sauer http://www.fredsauer.com.br [email protected] 1/21 TÓPICOS ORGANIZAÇÃO COMPONENTES BÁSICOS INSTRUÇÃO DE MÁQUINA CICLO DE INSTRUÇÃO
Aula 19: UCP: Construindo um Caminho de Dados (Parte III)
Aula 19: UCP: Construindo um Caminho de Dados (Parte III) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (III) FAC 1 /
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Arquiteturas de Computadores Turma :A1 Lista 1 Profa.: Simone Martins 1. Tentando projetar o futuro: a) Em
2. A influência do tamanho da palavra
PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante
SSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Arquiteturas de Computadores
Arquiteturas de Computadores Implementação de MIPS multiciclo (cont.) Fontes dos slides: Patterson & Hennessy book website (copyright Morgan Kaufmann) e Dr. Sumanta Guha CPI em uma CPU multiciclo Assuma
http://www.ic.uff.br/~boeres/fac.html! Conteúdos: Debora, Edcarllos, livros! slides disponíveis!
http://www.ic.uff.br/~boeres/fac.html! 1 Conteúdos: Debora, Edcarllos, livros! slides disponíveis! Unidade central de Processamento realiza operações básicas codificadas em 0s e 1s instrução contém código
William Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle
William Stallings Organização de computadores digitais Capítulo 14 Operação da Unidade de Controle Microoperações o A execução de um programa em um computador se faz através: o do ciclo de Busca e Execução.
Organização e Arquitetura de Computadores INTRODUÇÃO
Organização e Arquitetura de Computadores INTRODUÇÃO A Arquitetura de Computadores trata do comportamento funcional de um sistema computacional, do ponto de vista do programador (ex. tamanho de um tipo
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias [email protected] Colegiado de Engenharia
Aula 15: Ciclo de Execução e Introdução ao Pipeline
Aula 15: Ciclo de Execução e Introdução ao Pipeline Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Ciclo de Execução; Intro ao Pipeline FAC
Organização de Computadores Aula 05
Organização de Computadores Aula 05 Componente Computador Unidade Central de Processamento (CPU) Memória Unidades de E/S Barramentos Modelo de Von Neumann Apresentado em 1945 Conceito de programa armazenado
Sistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Arquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Estrutura e Função do Processador Material adaptado, atualizado e traduzido de: STALLINGS, William. Arquitetura e Organização de Computadores. 5ª edição Organização
Arquitetura de Computadores Unidade Central de Processamento CPU
Arquitetura de Computadores Unidade Central de Processamento CPU CPU Funções realizadas pelo processador: Função controle Responsável pela busca, interpretação e controle da execução das instruções, bem
Solução Lista de Exercícios Processadores
Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação
ORGANIZAÇÃO DE COMPUTADORES MÓDULO 7
ORGANIZAÇÃO DE COMPUTADORES MÓDULO 7 Índice 1. A Organização do Computador...3 1.1 Processadores... 3 2 1. A ORGANIZAÇÃO DO COMPUTADOR Um computador digital consiste em um sistema interconectado de processadores,
Especificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
Aula 16: UCP: Conceitos Básicos e Componentes
Aula 16: UCP: Conceitos Básicos e Componentes Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Conceitos Básicos e Componentes FAC 1 / 34
Pipeline. Prof. Leonardo Barreto Campos 1
Pipeline Prof. Leonardo Barreto Campos 1 Sumário Introdução; Pipeline Hazards: Hazards Estruturais Hazards de Dados Hazards de Controle Caminho de Dados usando Pipeline; Representação Gráfica do Pipeline;
Instruções. Maicon A. Sartin
Instruções Maicon A. Sartin SUMÁRIO Introdução Instruções Formatos de instruções Conjuntos de instruções Execução de instruções Introdução a Linguagem de Montagem Introdução a Linguagem de Montagem Níveis
4. Modelo de Programação do DLX Introdução
4. Modelo de Programação do DLX Quero que o matemático Beremiz Samir nos conte uma lenda, ou uma simples fábula, na qual apareça uma divisão de 3 por 3 indicada, mas não efetuada, e outra de 3 por 2, indicada
Organização e Projeto de Computadores
Organização e Projeto de Computadores 1 Processamento no Computador Operações principais: leitura de instrução do programa leitura de dados processamento: execução da instrução escrita de resultado entrada/saída
UCP: Caminho de Dados (Parte II)
UCP: Caminho de Dados (Parte II) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF) UCP: Caminho
Microcontroladores e Interfaces
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo
Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores
Ciência da Computação Arq. e Org. de Computadores Processadores Prof. Sergio Ribeiro Composição básica de um computador eletrônico digital: Processador Memória Memória Principal Memória Secundária Dispositivos
RELOGIO MEMÓRIA USO DA NUMERAÇÃO BINÁRIA. 02. Explique a função do barramento de endereços no Modelo Barramento de Sistemas.
01. Cite três conceitos introduzidos por Von Newman RELOGIO MEMÓRIA USO DA NUMERAÇÃO BINÁRIA 02. Explique a função do barramento de endereços no Modelo Barramento de Sistemas. BARRAMENTO DE ENDEREÇOS:
FUNCIONAMENTO DO COMPUTADOR. Adão de Melo Neto
FUNCIONAMENTO DO COMPUTADOR Adão de Melo Neto 1 ELEMENTOS DE UM COMPUTADOR PROCESSADOR (UCP) unidade de controle (UC) + unidade lógica aritmética (ULA) + registradores MEMÓRIA; BARRAMENTOS barramento de
Célula, Palavra, Ciclo de Instruções e Lógica Temporizada
Célula, Palavra, Ciclo de Instruções e Lógica Temporizada IFBA Instituto Federal de Educ. Ciencia e Tec Bahia Curso de Analise e Desenvolvimento de Sistemas Arquitetura de Computadores 20 e 21/30 Prof.
UCP 8051 (parte 02) Professor Adão de Melo Neto
UCP 85 (parte 2) Professor Adão de Melo Neto Barramento de endereços UCP 85 É unidirecional (6 BITS), porque a informação flui apenas em uma direção, da CPU para a memória ou para os elementos de E/S.
Capítulo 3 Organização Interna de um Computador
Capítulo 3 Organização Interna de um Computador 3.1 UNIDADE CENTRAL DE PROCESSAMENTO A Unidade Central de Processamento - UCP (em inglês, Central Processing Unity - CPU) é a responsável pelo processamento
Organização de Computadores
Organização de Computadores Aula 28 Operação da Unidade de Controle Rodrigo Hausen 17 de novembro de 2011 http://cuco.pro.br/ach2034 1/44 Apresentação 1. Bases Teóricas 2. Organização de computadores...
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06 Prof. Max Santana Rolemberg Farias [email protected] Colegiado de Engenharia de Computação COMO UM PROGRAMA ESCRITO
Algoritmos Computacionais
UNIDADE 1 Processador e instruções Memórias Dispositivos de Entrada e Saída Software ARQUITETURA BÁSICA UCP Unidade central de processamento MEM Memória E/S Dispositivos de entrada e saída UCP UNIDADE
Estrutura da CPU Organização de registradores Ciclo de instrução
Estrutura da CPU Organização de registradores Ciclo de instrução Elucidar o funcionamento da CPU, processamento das informações e a comunicação entre a CPU e demais componentes do computador. O processador
SSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 3ª Aula Visão Geral e Conceitos Básicos Profa. Sarita Mazzini Bruschi [email protected] Copyright William Stallings & Adrian J Pullin Tradução, revisão e
Arquitetura de Computadores. Professor: Vilson Heck Junior (Material: Douglas Juliani)
Arquitetura de Computadores Professor: Vilson Heck Junior (Material: Douglas Juliani) Agenda Conceitos Componentes Funcionamento ou tarefas Otimização e desempenho Conceitos Componente de Hardware que
Sistemas Operacionais
Sistemas Operacionais Aula 2 Introdução: conceitos, máquinas de níveis. Prof.: Edilberto M. Silva http://www.edilms.eti.br SO - Prof. Edilberto Silva O que é um sistema operacional? um provedor de abstrações
COMPUTADOR. Adão de Melo Neto
COMPUTADOR Adão de Melo Neto 1 Modelo Barramento de Sistema É uma evolução do Modelo de Von Newman Processador = UCP = unidade de controle + unidade lógica aritmética Memória; Barramento (novo elemento):
Prof. Leonardo Augusto Casillo
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 2 Estrutura de um processador Prof. Leonardo Augusto Casillo Arquitetura de Von Neumann: Conceito de programa armazenado; Dados
Nível da Microarquitetura
Nível da Microarquitetura (Aula 10) Máquina de Vários Níveis Modernas (ISA) Interpretação (microprograma) ou execução direta ou microarquitetura Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação
Unidade Central de Processamento 2. Registradores
Unidade Central de Processamento 2 Registradores Conceitos Fundamentais Arquitetura da CPU Unidade de Controle Registradores Barramento interno Unidade lógica e Aritmética Registradores Conjunto de unidades
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PROF. DEJAIR PRIEBE
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PROF. DEJAIR PRIEBE PROCESSADOR A função de um computador é executar tarefas com a finalidade de resolver problemas. Uma tarefa pode ser executada por meio de
Introdução. Os mesmos princípios se aplicam a processadores. No MIPS as instruções são divididas normalmente em cinco etapas:
CAPÍTULO 5 PIPELINE Introdução Ciclo único versus pipeline Projetando o conjunto de instruções Pipeline Hazards Caminho de dados usando o pipeline Diagramas de Pipeline Controle do Pipeline Hazard de dados