Organização e Arquitetura de computadores

Transcrição

1 Organização e Arquitetura de computadores O processador: o caminho de dados e o controle Prof. Dr. Luciano José Senger Introdução O desempenho de um programa depende: Número de instruções (depende do set de instruções) Velocidade de clock(depende da implementação) CPI -Número de ciclos gastos por instrução (depende da implementação do ISA) Implementação do MIPS simplificada: Intruçõesde referência àmemória (lwe sw) Instruções lógicas e aritméticas (add, sub, and, or, slt) Instruções de controle de fluxo (saltos) beqe j lw $t, offset($t2) Loadword $t = valor armazenado na posição de memória $t2 + offset sw $t, offset($t2) Storeword posição de memória [$t2 + offset] = $t Beq $t, $t2, endereço Branchif equal(salte se igual) Introdução Implementação simplificada Diretrizes: Torne o caso comum mais rápido A simplicidade favorece a regularidade As demais instruções podem ser implementadas com princípios semelhantes A arquitetura do conjunto de instruções influencia os aspectos de implementação: instruções mais simples necessitam de uma implementação também mais simples Memória Inicialmente as memórias de programa e controle separadas Uma sinopse da implementação Todas as instruções do conjunto de instruções têm os dois primeiros passos idênticos: Enviar o valor armazenado no PC para a memória de programa e buscar a instrução dessa memória Ler um ou dois registradores, usando os campos de instrução para selecionar os registradores a serem lidos. Para a instrução load word, precisamos ler apenas um registrador, mas a maioria das outras instruções exige a leitura de dois registradores Mesmo entre diferentes classes de instruções, háalgumas semelhanças: Todas as classes utilizam a UAL após a leitura dos registradores: Instruções de referência à memória: efetuar o cálculo do endereço Instruções aritméticas e lógicas: efetuar a operação Desvios condicionais: efetuar comparação (subtração) Após usar a UAL, as ações necessárias diferem Referência a memória: escreve dado na memória Instrução aritmética: escreve dado no registrador Uma visão abstrata da implementação do subconjunto MIPS mostrando as unidades funcionais principais e as conexões principais Multiplexador ou seletor de dados Barramentode controle Operações devem ser selecionadas através de multiplexadores Circuito com 2 n linhas de entrada, nlinhas de controle e saída Seleciona uma única saída a partir de várias entradas, sendo a entrada escolhida écopiada para a saída Visão abstrata: S2 S F D D D2 D3 D D D2 D3 MU 4-para- F S2 S

2 A implementação básica b do subconjunto MIPS incluindo as linhas de controle e os multiplexadores necessários Visão abstrata: Método de temporização (clocking) Clocking Define quando os sinais podem ser lidos e quando podem ser escritos Evita circunstâncias onde um sinal élido ao mesmo tempo que o mesmo sinal foi escrito; a leitura pode retornar o valor antigo, o valor recente ou uma combinação entre os dois Sincronização acionada por transição Significa que quaisquer valores armazenados em um elemento lógico seqüencial são atualizados apenas em uma transição de clock Como apenas os elementos de estado podem armazenar valores de dados, qualquer coleção de lógica combinatória precisa ter suas entradas vindo de um conjunto de elementos de estado e suas saídas escritas em um conjunto de elementos de estado A lógica l combinacional, os elementos de estado e o clock relacionados Em um sistema digital síncrono, o clockdetermina quando os elementos de estado escreverão valores no armazenamento interno. Todos os elementos que apresentam um estado, como a memória, são considerados acionados por transição Construindo o caminho de dados Elementos principais do caminho de dados PC, memória de instruções e somador O método acionado por transição permite que um elemento de estado seja lido e escrito no mesmo ciclo de clocksem criar uma disputa que poderia levar a valores de dados indeterminados. O período de clock necessita ser longo o suficiente para que os valores de saída estabilizem Construindo o caminho de dados Banco de registradores Devido às instruções de formato R terem três operandosde registrador, precisamos ler duas wordsde dados do banco de registradores e escrever uma word de dados no banco de registradores. 3 entradas de 5 bits (32 registradores): 2 entradas com endereço dos registradores lidos entrada com endereço do registrador escrito 2 saídas de 32 bits: operandosp/ a UAL entrada de 32 bits: escrita do resultado As escritas são controladas pelo sinal de controle de escrita, que precisa estar ativo para que um escrita ocorra na transição do clock Construindo o caminho de dados Instruções do formato R Executa a operação(op and funct) utilizando como operandososvaloresemrse rt Armazenamo resultado no bancode registradores(no endereço rd) Todas as intruçõesdo tipo R precisam Ler dois registradores Realizar uma operação na UAL com os conteúdos dos registradores Escrever o resultado em um registrador Instruções aritméticas lógicas: ADD, SUB, AND, OR Ex: add $t, $t2, $t R-type: op rs rt rd shamt funct

3 Construindo o caminho de dados Instruções de load/store lw $t, offset($t2) e sw $t, offset($t2) Calculam um endereço de memória somando o registrador base ($t2 no exemplo) ao número de 6 bits sem sinal estendido Para sw, o valor a ser armazenado na memória de dados élido do registrador; para lw: o valor élido da memória de dados e escrito no registrador Énecessária uma unidade para estender o sinal de 6 para 32 bits e uma memória para ler e escrever os dados Construindo o caminho de dados A instrução beq Tem três operandos Dois registradores utilizados para a comparação Offsetindicando o endereço de memória para o deslocamento (PC + offset) Instruções de desvio O conjunto de instruções especifica que a base para o cálculo do endereço de desvio éo endereço da instrução seguinte ao desvio. Como calculamos PC + 4 no caminho de dados para a busca de instruções, éfácil usar esse valor como a base para calcular o endereço de destino do desvio. A arquitetura éespecificada de forma que o campo offseté deslocado 2 bits para a esquerda de modo que seja uma offset de uma word; essa forma de cálculo aumenta a amplitude do salto por um fator igual a 4 Construindo o caminho de dados A instrução beq Além de calcular o endereço do desvio, énecessário verificar se o desvio deve ser executado ou não, de acordo com a comparação entre os dois registradores Assim, o caminho de dados do desvio precisa de duas operações: Calcular o endereço de destino do desvio Comparar o conteúdo do registrador (sinal zero da UAL) Construindo o caminho de dados Operações lógicas e de acesso à memória Semelhantes, com as diferenças principais: As instruções lógicas e aritméticas usam a ALU com as entradas vindas de dois registradores; as instruções de acesso àmemória também podem usar a ALU para fazer o cálculo do endereço, embora a segunda entrada seja o campo offsetde 6 bits com o sinal estendido da instrução O valor armazenado em um registrador de destino vem da ALU (para um instrução do tipo R) ou da memória (para um load) Construindo o caminho de dados Integrando os caminhos de dados Os caminhos de dados são unidos e linhas de controle são adicionadas, assim como os multiplexadores necessários Projeto de ciclo único: a busca, decodificação e execução dasinstruçõesocorreemum únicociclode clock Nenhumrecursodo caminhode dados podeser usadosmaisde umavezporinstrução, de forma queaquelesquenecessitamser utilizadosmaisde umavezdevemser replicados(p.e. memóriade instruçõese de dados separados, maisde um somador) multiplexadores nsão necessários na entrada dos componentes compartilhados para realizar a seleção Sinaisde escritaparacontrolara gravaçãono bancode registradores e na memória de dados O tempo de ciclo é determinado pelo tamanho do caminho mais longo(caminho com maior tempo de execução)

4 Acrescentando o controle O controle de ALU Dependendo da instrução, uma das operações abaixo deverá ser executada Aritméticas e lógicas (and, or, sub, add, slt) Load/store(add para cálculo do endereço) BEQ (subtração) Entrada de controle da UAL Função AND OR Soma Subtração Set less than Acrescentando o controle O controle da ALU Podemos gerar a entrada do controle da ALU de 4 bits usando uma pequena unidade de controle que tenha como entradas o campo functda instrução e um campo controlde 2 bits, que chamamos de OpALU. OpALU indica: : addpara load/stores : subpara beq : determinada pela operação do campo funct Controle da ALU Criar 2 bits de controle, que juntamente com o campo funct, definem a função. Entradas UALOp e UALOp2: : loads e stores(soma endereços) : beq : a função édeterminada pelo campo de função Código de operação da instrução LW SW BEQ Tipo R Tipo R Tipo R Tipo R Tipo R UALOp Operação da Instrução load word store word branch equal add subtract AND OR set less than Campo funct Ação da ALU desejada soma soma subtração soma subtração and or set less than Entrada de controle da ALU Controle da ALU A partir dos valores de entrada e saída, pode-se criar um sistema que mapeie o subconjunto de valores possíveis para uma saída correta de controle para a ALU Tabela verdade reduzida OpALU OpALU OpALU2 F5 F4 Campo funct F3 F2 F F Operação Projetando a unidade de controle principal Formatos de instrução considerados op rs rt 3-26 rd shamt funct op rs rt 3-26 endereço op rs rt 3-26 endereço R LW/SW Campo de opcode(bits 3-26) Os dois registradores a serem lidos (rs e rt): posições 25-2 e 2-6 (tipo R, BEQ e store word) Registrador-base para instruções de load e store: está na posição 25-2 (rs) 6 bits de deslocamento do BE, lwe sw: 5- Registrador destino: Para lw: 2-6 (rt) Tipo R: 5-2 (rd) É necessário um multiplexador antes do banco de registradores BEQ O caminho de dados com todos os multiplexadores necessários e todas as linhas de controle identificadas

5 Descrição dos sinais da unidade de controle Os sinais podem ser definidos com base no campo opcode, com exceção da linha de controle OrigPC Essa linha de controle dever ser ativada se a instrução for beqe a ALU produzir o sinal Zero, usado para comparação de igualdade Instrução formato R lw sw beq RegDst UALFonte MemParaReg EscReg LerMem EscMe m Branch ALUOp ALUOp2 Passos para a execução de instruções R. Busca da instrução na memória de instruções e incremento do PC 2. Dois registradores, $t e $t, são lidos do banco de registradores. A unidade de controle coloca valores nas linhas de controle 3. A UAL opera sobre os dados lidos do banco de registradores, usando o código da função (bits 5-) para gerar a função da UAL 4. O resultado da UAL éescrito no banco de registradores usando-se os bits 5- da instrução para selecionar o registrador-destino ($t) Exemplo : Add$t, $t2, $t3 Passos para a execução de instruções LW/SW. Busca da instrução na memória de instruções e incremento do PC 2. Leitura do conteúdo de um registrador ($t2) do banco de registradores 3. Cálculo da soma do valor lido do banco de registradores com o resultado da extensão do sinal de 6 bits menos significativos da instrução (deslocamento) 4. O resultado da soma éusado para endereçar a memória de dados 5. O dado vindo da unidade de memória éescrito no banco de registradores; o número do registradordestino é dado pelos bits 2-6 da instrução ($t) Exemplo 2: lw$t, offset($t2)

6 Passos para execução de instruções BEQ. Busca da instrução na memória de instruções e incremento do PC 2. Leitura do conteúdo dos registradores $t e $t2 3. Realização de uma subtração pela ALU sobre os dois valores lidos do bando de registradores. O valor de PC+4 ésomado ao resultado da extensão do sinal dos 6 bits menos significativos da instrução (deslocamento) deslocado de dois bits à esquerda. O resultado dessa soma éo endereço de destino do desvio 4. A saída, Zero da ALU éusada para decidir se o PC deve ser atualizado com o valor de PC+4 ou com o valor do endereço de destino do desvio condicional Exemplo 3: beq$t, $t2, offset Implementando jumps A instrução jumpse parece um pouco com uma instrução branch,mas calcula o PC de destino de maneira diferente e não é condicional Como um branch, os 2 bits menos significativos são sempre ; os próximos 26 bits mais significativos vem do campo de 26 bits imediato da instrução Assim, pode-se implementar um jumparmazenando no PC a concatenação dos 4 bits superiores do PC atual + 4 (esses são bits 3:28 do endereço da instrução imediatamente seguinte) O campo de 26 bits imediato da instrução jump Os bits Implementando jumps Implementação de ciclo único O projeto de ciclo único éineficiente O clockprecisa ter a mesma duração para cada instrução nesse projeto e o CPI serásempre O tempo de ciclo édeterminado pelo caminho mais longo; esse caminho, certamente, éuma instrução lw, que usa cinco unidades funcionais em série: Memória de instruções Banco de registradores ALU Memória de dados Banco de registradores Embora o CPI seja, o desempenho geral de uma implementação de ciclo único provavelmente não será bom, jáque outras instruções poderiam ficar em um ciclo de clock mais simples Desempenho das máquinas m de ciclo único Suponha os seguintes tempos de operação Unidade de memória: 2 ps ALU e somadores: ps Banco de registradores: 5 ps Considerando que os multiplexadores, a unidade de controle, os acessos do PC, a unidade de extensão do sinal e os fios não possuem atraso, qual das seguintes implementações seria mais rápida e por quanto? em que toda instrução opera em ciclo de clock de uma duração fixa em que toda instrução éexecutada em ciclo de clockusando um ciclo de clockcom duração variável, que para cada instrução, tem apenas a duração necessária (método não prático)

7 Desempenho de máquinas m de ciclo único Solução Considerando o mix: 25% loads, % stores, 45% ALU, 5% desvios, 5% jumps Tempo de execução = Contagem instruções x CPI x Tempo de ciclo Tempo de execução = Contagem instruções x x Tempo de ciclo Tempo de execução = Contagem instruções x Tempo de ciclo Caminhos críticos Desempenho de máquinas m de ciclo único Tempo exigido para cada classe de instruções Desempenho de máquinas m de ciclo único Ciclo de clock determinado pela instrução mais longa, que leva 6ps para ser executada: Desempenho de máquinas m de ciclo único Ciclo único Como precisamos considerar que o ciclo de clocké igual ao atraso de pior caso para todas instruções, não podemos usar técnicas de implementação que reduzem o atraso do caso comum: violação dos princípios de projeto Na implementação de ciclo único, cada unidade funcional precisa ser duplicada, o que eleva o custo de implementação: o projeto de ciclo único éineficiente no desempenho e no custo Solução: utilizar uma implementação, de forma que as instruções possam utilizar mais de um ciclo de clockpara serem executadas, dependendo de sua complexidade. Problema da máquina de ciclo único Clk Cycle Cycle 2 lw sw Waste Na implementação : Cada fase de execução da instrução em um ciclo Unidades funcionais podem ser compartilhadas, isto é, usadas mais de uma vez por instrução Redução da quantidade de hardware necessário Principais vantagens do : Instruções são executadas em quantidades diferentes de períodos de clock(caso comum pode ser melhorado) Capacidade de compartilhar unidades funcionais (redução de custo) A visão de alto nível do caminho de dados Memória e ALU únicas Registradores RI e MDR (os dois valores são necessários no mesmo ciclo de clock) Registradores A e B para armazenar os valores lidos no banco de registradores (assim mais de uma leitura épossível por execução de instrução) O registrador SaidaALUarmazena a saída da ALU

8 A visão de alto nível do caminho de dados Como várias unidades funcionais são compartilhadas para diferentes finalidades, multiplexadores adicionais devem ser incluídos e os multiplexadores existentes devem ser expandidos A substituição das três ALUsdo caminho de dados de ciclo único por uma única ALU significa que esta precisa acomodar todas as entradas que, antes, iam para as três ALUs diferentes: Um multiplexador adicional éincluído para a primeira entrada da ALU, para escolher entre os registrador A e o PC O multiplexador na segunda entrada da ALU muda de duas para quatro entradas: as duas entradas adicionais para o multiplexador são a constante 4 (usada para incrementar o PC) e o campo offsetcom sinal estendido e deslocado (usado no cálculo do endereço do desvio) O caminho de dados para o MIPS manipular instruções básicas Implementação exige um conjunto diferente de sinais de controle: PC, a memória, os registradores e o IR: sinal de escrita Memória: sinal de leitura UAL: mesmo controle da implementação monociclo Multiplexador de 4 entradas: 2 linhas de controle Todos os demais multiplexadores: uma linha de controle Para instruções jumpe branchequalexistem três fontes possíveis para o PC: PC+4 SaidaALU(desvio condicional) 26 últimos bits do IR acrescido de 2 zeros àdireita, e concatenados com os 4 MSB s do PC Controle de escrita do PC: No incremento normal, e em um deslocamento incondicional, o PC é escrito incondicionalmente Se for um desvio condicional, passa o valor de UALSaída, somente se os registradores forem iguais Dois sinais de escrita: PCEsc e PCEscCond O caminho de dados com as linhas de controle indicadas Ações dos sinais de controle de bit: RegDst Inativo O número do registrador-destino no banco de registradores vem do campo rt Ativo O número do registrador-destino no banco de registradores vem do campo rd EscreveReg Inativo Nenhum Ativo O registrador de propósito geral selecionado pelo número do registrador de escrita é atualizado com o valor da entrada Dado de Escrita OrigAALU Inativo O primeiro operando da UAL éo PC Ativo O primeiro operando da UAL vem do registrador A LerMem Inativo Nenhum Ativo O conteúdo da memória no endereço especificado na entrada Endereço écolocado na saída Dado de saída EscreveMem Inativo Nenhum Ativo O conteúdo da memória no endereço especificado na entrada Endereço é substituído pelo valor na entrada Dado a ser Escrito Ações dos sinais de controle de bit: MemParaReg Inativo O valor colocado na entrada Dado a ser Escrito do banco de registradores vem de SaidaALU Ativo O valor na entrada Dado a ser Escrito do banco de registradores do MDR loud Inativo O PC é usado para fornecer o endereço da unidade de memória Ativo SaidaALU é usada para fornecer o endereço para a unidade de memória IRWrite Inativo Nenhum Ativo A saída da unidade de memória éescrita no IR EscrevePC Inativo Nenhum Ativo O PC éatualizado. A fonte écontrolada pelo sinal OrigPC EscrevePCCond Inativo Nenhum Ativo O PC éatualizado se a saída Zero da ALU também estiver ativa

9 Ações dos sinais de controle de 2 bits: OpALU A UAL efetua uma operação de soma A UAL efetua uma operação de subtração O campo função da instrução determina a operação da UAL OrigBALU A segunda entrada da UAL vem do registrador B A segunda entrada da UAL éa constante 4 A segunda entrada da UAL éa extensão de sinal dos 6 bits menos significativos do IR A segunda entrada da UAL éa extensão de sinal dos 6 bits menos significativos do IR deslocados 2 bits à esquerda OrigPC A saída da UAL (PC+4) éenviada ao PC para atualizar seu valor O conteúdo do UALSaída(o endereço-alvo do desvio condicional) é enviado ao PC para atualizar seu valor O endereço-alvo do desvio condicional (IR[25-]), deslocado 2 bits à esquerda e concatenado com PC+4[3-28] éenviado ao PC para atualizar seu valor Caminho de dados completo para a implementação juntamente com as linhas de controle necessárias Dividindo a execução da instrução em ciclos de clock Ao organizar a execução em mais de um ciclo de clock pode-se balancear a quantidade de trabalho realizada em cada ciclo A organização da execução de cada instrução segue um número de etapas, que depende do tipo da instrução As etapas deve ser realizadas de forma que cada passo contenha apenas uma operação de ALU, um acesso àmemória ou um acesso ao banco de registradores Com essa restrição, o ciclo de clockpode ser tão curto quanto a mais longa dessas operações Os registradores (p.e.a, B, MDR, SaidaALU) armazenam dados para os próximos ciclos da mesma instrução Dividindo a execução da instrução em ciclos de clock. Busca da instrução 2. Decodificação da instrução e busca dos registradores 3. Execução, cálculo do endereço de memória ou conclusão do desvio 4. Acesso àmemória ou conclusão de instrução tipo R 5. Conclusão de leitura de memória Dividindo a execução da instrução em ciclos de clock. Busca da instrução IR=Memória[PC] PC=PC+4 Envio do PC para a memória como endereço, realização da leitura e escrita da instrução no registrador de instruções. 2. Decodificação e busca dos registradores Operações que podem depois ser descartadas após a decodificação da instrução (ainda não se sabe qual instrução estáno IR) São executadas para evitar a perda de tempo durante a execução (por exemplo ler rse rt) Carga dos registradores de entrada da ALU e do endereço de desvio condicional (salvo em SaidaALU) A = Reg[IR[25-2]]; B = Reg[IR[2-6]]; SaidaALU= PC + extensão de sinal (IR[5-] << 2); Dividindo a execução da instrução em ciclos de clock 3. Execução, cálculo do endereço de memória ou conclusão do desvio a) Referência à memória SaidaALU = A + extensão de sinal IR[5-] b) Instrução aritmética ou lógica (tipo R) SaidaALU= A opb c) Desvio condicional Se (A == B) PC = SaidaALU d) Desvio incondicional PC = PC [3-28] (IR[25-]<<2

10 Dividindo a execução da instrução em ciclos de clock 4. Etapa de acesso àmemória ou conclusão de instrução tipo R a) Referência à memória MDR = Memória [SaidaALU]; ou Memória [SaidaALU] = B; b) Instruções aritméticas ou lógicas (tipo R) Reg[IR[5-]] = UALSaída; 5. Etapa de conclusão de acesso àmemória (lw) Reg[IR[2-6]] = MDR Definindo o controle Controle da implementação pode ser realizado Máquina de estados finitos (MEF) Máquina de estados finitos Visão de alto nível Definindo o controle O controle da máquina de estados finitos completo para o caminho de dados Definindo o controle Os controles da máquina de estados finitos normalmente são implementados usando um bloco de lógica combinacional e um registrador para conter o estado atual Desempenho da implementação Single Cycle Implementation: Cycle Cycle 2 Clk lw sw Waste multicycle clock slower than /5 th of single cycle clock Multiple Cycle Implementation: due to state register overhead Clk Cycle Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7 Cycle 8 Cycle 9Cycle lw IFetch Dec Exec Mem WB sw IFetch Dec Exec Mem R-type IFetch

11 Controle de Exceções Controle Partes difíceis do controle éimplementar exceções e interrupções, eventos diferentes de desvios que mudam o fluxo de execução das instruções Exceção: evento inesperado de dentro do processador Exemplo: overflow aritmético Interrupção: evento que causa uma mudança inesperada no fluxo de execução mas vem de fora do processador Frequentemente, exceções também são chamadas de interrupções (IA-32) Tipo de evento Requisição de dispositivo de E/S Chamada ao sistema operacional pelo programa do usuário Overflow aritmético Uso de uma instrução não definida Mal funcionamento do hardware Origem Externa Interna Interna Interna Ambas Terminologia MIPS Interrupção Exceção Exceção Exceção Exceção ou interrupção Controle de Exceções Como as exceções são tratadas A ação básica que a máquina precisa realizar quando ocorre uma exceção ésalvar o endereço da instrução problemática no contador de programa para exceções (EPC) e transferir o controle para o sistema operacional em alguns endereços especificados O sistema operacional pode então tomar uma ação apropriada, que pode envolver fornecer algum serviço ao programa do usuário, tomar alguma ação predefinida em resposta a um overflowou interromper a execução do programa e retornar um erro Depois de realizar qualquer ação necessária devido àexceção, o sistema operacional pode terminar o programa ou continuar sua execução usando o EPC para determinar onde reiniciar a execução do programa O motivo da exceção e a instrução que a causou devem ser informados ao sistema operacional Registrador de status Interrupções vetorizadas (o sistema operacional sabe a causa da exceção pelo endereço que ela foi tratada) Mapeando o controle em hardware Função de controle Os sinais de controle são dependentes de: Que instrução está sendo executada Que passo está sendo realizada Usar as informações acumuladas para especificar uma máquina de estado finito Especificar uma máquina de estado finito graficamente, ou usar microprogramação Projeto de controle com máquinas de estados Adequado em processadores com um número de estados moderado No caso de conjunto de instruções mais complexo, torna-se difícil implementar o controle através de máquinas de estado Muitos estados e muitas transições são necessárias, dependo do conjunto de instruções e do número de ciclos de clockpor instrução Projeto do controle por microprogramação Cada microinstruçãodefine o conjunto de sinais de controle que são aplicados no caminho de dados Sequenciamento: Execução sequencial é a padrão (sequenciador) Subrotinas podem ser implementadas Projeto do controle por microprogramação Idéia básica: representar simbolicamente os valores ativos das linhas de controle, de modo que o microprogramaseja uma representação das microinstruções Formato de uma Microinstrução Define quantos campos e quais sinais de controle são afetados por cada campo Deve-se simplificar a representação (se possível) e dificultar a escrita de microinstruções inconsistentes Para se obter as microinstruções, devem ser observadas os sinais de controle no caminho de dados Formato de uma microinstrução para o MIPS Os sinais que não estão ativos ao mesmo tempo compartilham o mesmo campo

12 as microinstruçõessão armazenadas em uma ROM ou uma PLA Assim, cada microinstruçãotem um endereço (endereços são sequenciais) Métodos para escolha da próxima microinstruçãoa ser executada:. Incrementar o endereço da microinstruçãocorrente (indicado por seq ) 2. Desviar para a microinstruçãoque começa a execução da próxima instrução (indicada por Busca, corresponde ao estado da versão FSM) 3. Escolher a próxima microinstruçãocom base na entrada do bloco de controle (indicada por despacho ) Em geral, as operação de despacho são implementadas a partir de uma tabela que Contém os endereços das microinstruções-alvo indexada pela entrada do bloco do controle pode ser implementada em uma ROM ou uma PLA Podem existir diversas tabelas de despacho São necessárias duas tabelas de despacho: Uma para despachar a partir do estado Uma para despachar a partir do estado 2 Formato de microinstrução(i) Formato de microinstrução(ii) Busca da Instrução, incremento do PC (PC+4), decodificação e cálculo do endereço-alvo (beq) Busca da Instrução, incremento do PC (PC+4), decodificação e cálculo do endereço-alvo (beq) Despacho Mempara instruções de acesso a memória Rformat para instruções do tipo R BEQ para a instrução branch on equal JUMPpara a instrução jump Despacho Analogia com uma instrução case ou switchcom o campo opcodee a tabela de despacho usada para selecionar uma de quatro sequências de microinstruções diferentes

13 Execução de LW/SW Tipo R Tipo R Microprograma completo Implementação

14 Vantagens: Facilidade no projeto flexiblidade: Adaptável as mudanças na organização, temporização e tecnologia Podeser modificadano final do ciclode projetooumesmoemcampo Podeimplementarconjuntosde instruçõesbastantecomplexos: apenas mais memória de microcontrole é necessária Generalidade: Pode implementar vários conjuntos de instruções na mesma máquina Pode ajustar o conjunto de instruções a aplicação Compatibilidade: muitas organizações, mesmo conjunto de instruções Desvantagens Geralmente mais lento que o controle por máquinas de estados Atualmente, microprograma é armazenado internamente no CI Processadores modernos: hardwiredpara instruções simples e microprogramapara instruções complexas (Pentium 4) Leituras recomendadas Patterson, David A. e Hennessy, John L. Organização e Projeto de Computadores: A Interface Hardware/Software. Ed. LTC, 82. Ed., 24, Rio de Janeiro.