Cesar - características CESAR. Registradores. Modos de endereçamento. Endereçamento de memória. Modo Registrador. (As bases da civilização atual)
|
|
- Ângelo Leão Godoi
- 6 Há anos
- Visualizações:
Transcrição
1 Cesar - características CESAR (As bases da civilização atual) Largura de dados e s de 16 bits Dados representados em complemento de dois 8 de uso geral de 16 bits (R-R) 1 registrador de estado com 4 códigos de condição: negativo (N), zero (Z), carry (C) e overflow (V) 8 modos de endereçamento instruções com 2, 1 e zero s suporte para pilha (stack) Registradores Modos de endereçamento 8 (R-R) R = program counter (PC) R6 = stack pointer (SP) três bits para seleção de registrador R e R6 tem funções específicas, mas também são de uso geral = registrador 1 = registrador pós-incrementado 1 = registrador pré-decrementado 11 = indexado 1 = registrador indireto 11 = pós-incrementado indireto 11 = pré-decrementado indireto 111 = indexado indireto Endereçamento de Modo Registrador Arquitetura de 16 bits Memória organizada em bytes (8 bits) Big endian - byte mais significativo armazenado no menor (PDP, Motorola, Cesar) Little endian - byte menos significativo armazenado no menor (Intel) Exemplo: mem(128) = mem(129) = 1 mem(13) = 2 Cesar - sem restrições no endereçamento (par ou ímpar) MOV R, R1 R1 R R R 1
2 Pós-incrementado Pré-decrementado 1 R 1 R R 2 4 R MOV R, (R1)+ Mem(R1) R; R1 R1 + 2 MOV R, -(R1) R1 R1-2 ;Mem(R1) R Indexado Registrador indireto R R deslocamento R R + MOV R, ddd(r1) Mem(R1+ddd) R MOV R, (R1) Mem(R1) R Pós-incrementado indireto Pré-decrementado indireto 1 R 2 1 R R R MOV R, ((R1)+) Mem(Mem(R1)) R; R1 R1 + 2 MOV R, (-(R1)) R1 R1-2 ;Mem(Mem(R1)) R 2
3 Indexado indireto R deslocamento R + MOV R, (ddd(r1)) Mem(Mem(R1+ddd)) R Exemplos Modo registrador CLR R R Modo registrador indireto CLR (R) Mem(R) Modo indexado CLR ddd(r) Mem(R+ddd) ; Modo pós-incrementado CLR (R)+ Mem(R) ; R R + 2 Modo pré-decrementado CLR -(R) R R - 2 ; Mem(R) Modo indexado indireto CLR (ddd(r)) Mem(Mem(R+ddd)) Modo pós-incrementado indireto CLR ((R)+) Mem(Mem(R)) ; R R + 2 Modo pré-decrementado indireto CLR (-(R)) R R - 2 ; Mem(Mem(R)) Endereçamento com PC (R) MOV R, R R R MOV R, R R R MOV R, (R)+ Mem(R) R; R R + 2 MOV (R)+, R R Mem(R) ; R R + 2 MOV R, -(R) R R - 2 ;Mem(R) R MOV -(R), R R R - 2 ;R Mem(R) MOV R, ddd(r) Mem(R+ddd) R MOV ddd(r), R R Mem(R+ddd) MOV R, (R) Mem(R) R MOV (R), R R Mem(R) MOV R, ((R)+) Mem(Mem(R)) R; R R + 2 MOV ((R)+), R R Mem(Mem(R)); R R + 2 MOV R, (-(R)) R R - 2 ;Mem(Mem(R)) R MOV (-(R)), R R R - 2 ; R Mem(Mem(R)) MOV R, (ddd(r)) Mem(Mem(R+ddd)) R MOV (ddd(r)), R R Mem(Mem(R+ddd)) Endereçamento com PC (R) MOV R, R R R MOV R, R R R MOV R, (R)+ Mem(R) R; R R + 2 MOV (R)+, R R Mem(R) ; R R + 2 MOV R, -(R) R R - 2 ;Mem(R) R MOV -(R), R R R - 2 ;R Mem(R) MOV R, ddd(r) Mem(R+ddd) R MOV ddd(r), R R Mem(R+ddd) MOV R, (R) Mem(R) R MOV (R), R R Mem(R) MOV R, ((R)+) Mem(Mem(R)) R; R R + 2 MOV ((R)+), R R Mem(Mem(R)); R R + 2 MOV R, (-(R)) R R - 2 ;Mem(Mem(R)) R MOV (-(R)), R R R - 2 ; R Mem(Mem(R)) MOV R, (ddd(r)) Mem(Mem(R+ddd)) R MOV (ddd(r)), R R Mem(Mem(R+ddd)) Útil Cuidado! Não usar!! Pilha Pilha Cresce dos s superiores para os inferiores Ponteiro da pilha aponta para o dado no topo da pilha Colocação de um dado na pilha (push) SP SP - 2 Mem(SP) dado Retirada de um dado da pilha (pop) dado Mem(SP) SP SP + 2 Cresce dos s superiores para os inferiores Ponteiro da pilha aponta para o dado no topo da pilha Colocação de um dado na pilha (push) SP SP - 2 Mem(SP) dado MOV origem,-(r6) Retirada de um dado da pilha (pop) dado Mem(SP) SP SP + 2 MOV (R6)+,destino 3
4 Endereçamento com SP (R6) MOV R, R6 R6 R MOV R, (R6)+ Mem(R6) R; R6 R6 + 2 MOV R, -(R6) R6 R6-2 ;Mem(R6) R MOV R, ddd(r6) Mem(R6+ddd) R MOV R, (R6) Mem(R6) R MOV R, ((R6)+) Mem(Mem(R6)) R; R6 R6 + 2 MOV R, (-(R6)) R6 R6-2 ;Mem(Mem(R6)) R MOV R, (ddd(r6)) Mem(Mem(R6+ddd)) R MOV (R6)+, R R Mem(R6) ; R6 R6 + 2 MOV -(R6), R R6 R6-2 ;R Mem(R6) MOV (R6), R R Mem(R6) Endereçamento com SP (R6) MOV R, R6 R6 R MOV R, (R6)+ Mem(R6) R; R6 R6 + 2 MOV R, -(R6) R6 R6-2 ;Mem(R6) R ; (PUSH) MOV R, ddd(r6) Mem(R6+ddd) R MOV R, (R6) Mem(R6) R MOV R, ((R6)+) Mem(Mem(R6)) R; R6 R6 + 2 MOV R, (-(R6)) R6 R6-2 ;Mem(Mem(R6)) R MOV R, (ddd(r6)) Mem(Mem(R6+ddd)) R MOV (R6)+, R R Mem(R6) ; R6 R6 + 2 ; (POP) MOV -(R6), R R6 R6-2 ;R Mem(R6) MOV (R6), R R Mem(R6) ; (COPIAR SEM REMOVER) Útil Cuidado! Não usar!! Identificação da : 4 bits mais significativos Código Tipo de NOP 1 e 1 instruções sobre os códigos de condição 11 instruções de desvio condicional 1 de desvio incondicional (JMP) 11 de controle de laço (SOB) 11 de desvio para subrotina (JSR) 111 de retorno de subrotina (RTS) 1 instruções de um 11 a 111 instruções de dois s 1111 de parada () NOP CCC SCC x x x x 1 n z v c 1 n z v c x x x x Bccc 1 1 c c c c d d d d d d d d cccc mnemônico Condição de desvio BR (always) sempre verdadeira 1 BNE (Not Equal) z = 1 BEQ (EQual) z = 1 11 BPL (PLus) n = 1 BMI (MInus) n = 1 11 BVC (overflow Clear) v = 11 BVS (overflow Set) v = BCC (Carry Clear) c = 1 BCS (Carry Set) c = 1 11 BGE (Greater or Equal) n = v 11 BLT (Less Than) n < > v 111 BGT (GreaTer) n = v and z = 11 BLE (Less or Equal) n < > v or z = BHI (HIgher) c = and z = 111 BLS (Lower or Same) c = 1 or z = 1 JMP SOB 1 x x x x x x m m m r r r PC de desvio (modo = NOP) 1 1 x r r r d d d d d d d d r r - 1; if r<> then PC PC - d 4
5 JSR 1 1 x r r r x x m m m r r r temp de desvio (modo = NOP) pilha registrador r registrador r PC PC temp RTS x r r r PC registrador r registrador r pilha 1 c c c c x x m m m r r r cccc significado N Z C V CLR op t t 1 NOT op NOT op t t 1 1 INC op op + 1 t t t t 11 DEC op op - 1 t t not(t) t 1 NEG op - op t t not(t) t 11 TST op op t t 11 ROR op SHR(c & op) t t lsb xor 111 ROL op SHL(op & c) t t msb xor 1 ASR op SHR(msb & op) t t lsb xor 11 ASL op SHL(op & ) t t msb xor 11 ADC op op + c t t t t 111 SBC op op - c t t t t Obs: após uma subtração, C = 1 indica BORROW! 1 c c c m m m r r r m m m r r r ccc significado N Z V C 1 MOV dst src t t - 1 ADD dst dst + src t t t t 11 SUB dst dst - src t t t not(t) 1 CMP src - dst t t t not(t) 11 AND dst dst AND src t t - 11 OR dst dst OR src t t - Primeiro = origem Segundo = destino Obs: após uma subtração, C = 1 indica BORROW! Exemplos de somas - codificar R1 = R1 +R2 ADD R2,R1 R1 = R1 + MEM(2) ADD 2,R1 MEM(3) = MEM(3) + r2 ADD R2,3 MEM(3) = MEM(3) + MEM(2) ADD 2,3 R1 = R1 + 5 ADD #5,R1 MEM(13) = MEM(13) + 3 ADD #3,13 Exemplos de somas - codificar R1 = R1 + Topo da pilha, sem retirar da pilha ADD (R6),R1 R1 = R1 + Topo da pilha, retirando da pilha ADD (R6)+,R1 Somar as duas palavras do topo da pilha, e devolver o resultado para o topo da pilha ADD (R6)+,(R6) Entrada e Saída visor alfanumérico de 36 posições, que permite visualizar letras (maiúsculas e minúsculas), dígitos ( a 9) e caracteres especiais do conjunto ASCII padrão americano (códigos ASCII a 12). teclado que permite ler um caractere (ASCII) e testar se uma tecla foi pressionada. 5
6 Entrada e Saída E/S mapeada na. os últimos 38 s de (65498 a 65535) são mapeados para os dois periféricos. transferências para esta área são sempre de 1 byte - somente os 8 bits menos significativos do são transferidos. Visor Mapeado para os s 655 a da Somente caracteres representáveis do conjunto ASCII padrão americano são visíveis (32 1 código ASCII ver Tabela 8.12) Todos os demais caracteres são mostrados como um espaço em branco Teclado A interface com o teclado é mapeada para dois bytes da O byte contém o último caractere digitado ( buffer ) O byte indica o estado do teclado Valor 128 (8H) : foi digitado um caractere Valor : nenhuma tecla foi pressionada Uso do teclado Esperar até que o contenha 128 Ler do o código ASCII digitado Após, o deve ser zerado Isto indica que outro caractere pode ser recebido do teclado Enquanto o não for zerado, todas as teclas pressionadas são ignoradas Exemplo de E/S Rotina para ler um caractere CLR TST BEQ -6 ; (25) Alternativa mais eficiente - para digitadores profissionais ;-) MOV #65498, R3 CLR (R3) TST (R3) BEQ -4 Exemplo de E/S Leitura de caractere com eco (exibição no visor) MOV #65498, R3 CLR (R3) TST (R3) BEQ -4 ; (252) MOV 65499, 655 BR -14 ; (242) 6
7 Exemplo de E/S Leitura de caractere com eco e fila (exibição em posições consecutivas do visor) MOV #65498, R3 MOV #655, R1 CLR (R3) TST (R3) BEQ -4 ; (252) MOV 65499, (R1) INC R1 BR -14 ; (242) Exemplo de E/S Resolvendo o problema de estouro do visor MOV #65498, R3 MOV #655, R1 CLR (R3) TST (R3) BEQ -4 ; (252) MOV 65499, (R1) INC R1 BEQ -18 ; (238) BR -16 ; (24) Subrotina - caso 1 Três parâmetros, por valor 1 JSR R5, 1 1 MOV (R5)+,R1 14 param1 12 MOV (R5)+,R2 16 param2 14 MOV (R5)+,R3 18 param <próx.instr.>.. 11 RTS R5 Subrotina - caso 2 Três parâmetros, último por nome () 1 JSR R5, 1 1 MOV (R5)+,R1 14 param1 12 MOV (R5)+,R2 16 param2 14 MOV ((R5)+),R3 18 end.param <próx.instr.>.. 11 RTS R5 Subrotina - caso 3 Dois parâmetros e um resultado 1 JSR R5, 1 1 MOV (R5)+,R1 14 param1 12 MOV (R5)+,R2 16 param2 14 MOV (R5)+,R4 18 end.resultado <próx.instr.> MOV resul,(r4) 11 RTS R5 Subrotina - parâmetros na pilha Três parâmetros 1 MOV param1, -(R6) 12 MOV param2, -(R6) 14 MOV param3, -(R6) 16 JSR R, 1 11 <próx.instr.> Como obter os parâmetros e deixar a pilha em ordem?
8 Subrotina - parâmetros na pilha Como deixar a pilha em ordem? Não mexer na pilha! 1 MOV param1, -(R6) 12 MOV param2, -(R6) 14 MOV param3, -(R6) 16 JSR R, 1 11 ADD #6, R6 ; 6 bytes = 3 parâmetros 114 <próx.instr.> Subrotina - parâmetros na pilha Como obter os parâmetros? Modo indexado! 1 MOV param1, -(R6) 1 MOV 6(R6),R1 12 MOV param2, -(R6) 12 MOV 4(R6),R2 14 MOV param3, -(R6) 14 MOV 2(R6),R3 16 JSR R, ADD #6, R <próx.instr.> 11 RTS R Subrotina - parâmetros na pilha Como obter os parâmetros? 1 MOV R6,R5 1 MOV -2(R5),R1 12 MOV param1, -(R6) 12 MOV -4(R5),R2 14 MOV param2, -(R6) 14 MOV -6(R5),R3 16 MOV param3, -(R6) JSR R, ADD #6, R6 11 RTS R 116 <próx.instr.> Programa Exemplo Somar (totalizar) n posições consecutivas de, a partir do inicial e. (Sem consistência sobre os valores de n e e). Em alto nível, o programa seria: total:= ponteiro := e contador := n laço: if contador =, termina total := total + mem(ponteiro) ponteiro := ponteiro + 1 contador := contador 1 goto laço LDA 132 ; inicializa (zera) o total 2 STA 13 4 LDA 129 ; inicializa ponteiro 6 STA 1 8 LDA 128 ; inicializa contador 1 STA JZ 34 ; testa se contador é zero 14 LDA 13 ; carrega total no acumulador 16 ADD 1 ; soma com posição de 18 STA 13 ; atualiza total 2 LDA 1 ; incrementa ponteiro 22 ADD STA 1 26 LDA 131 ; decrementa contador 28 ADD STA JMP 12 ; retorna ao início do laço n número de posições 129 e inicial 13 tot total 131 cont contador 132 constante zero constante constante 1 Neander Implementação Ramses LDR A # ; inicializa (zera) o total 2 LDR X 129 ; inicializa ponteiro 4 LDR B 128 ; inicializa contador 6 JZ 16 ; testa se contador é zero 8 ADD A,X ; soma com posição de 1 ADD X #1 ; incrementa ponteiro 12 SUB B #1 ; decrementa contador 14 JMP 6 ; retorna ao início do laço 16 STR A 13 ; atualiza total n número de posições 129 e inicial 13 total 8
9 Implementação Cesar Tradução literal de cada MOV #, R ; inicializa (zera) o total 4 MOV 126, R2 ; inicializa ponteiro 8 MOV 124, R1 ; inicializa contador 12 BEQ +14 ; testa se contador é zero 14 ADD (R2), R ; soma com posição de 16 ADD #2, R2 ; incrementa ponteiro 2 SUB #1, R1 ; decrementa contador 24 JMP 12 ; retorna ao início do laço 28 MOV R, 128 ; atualiza total n número de posições 126 e inicial 128 total Implementação Cesar Usando instruções específicas do Cesar CLR R ; inicializa (zera) o total 2 MOV 126, R2 ; inicializa ponteiro 6 MOV 124, R1 ; inicializa contador 1 BEQ +1 ; testa se contador é zero 12 ADD (R2), R ; soma com posição de 14 ADD #2, R2 ; incrementa ponteiro 18 DEC R1 ; decrementa contador 2 BR -14 ; retorna ao início do laço 22 MOV R, 128 ; atualiza total n número de posições 126 e inicial 128 total Implementação Cesar Usando endereçamento pós incrementado CLR R ; inicializa (zera) o total 2 MOV 126, R2 ; inicializa ponteiro 6 MOV 124, R1 ; inicializa contador 1 BEQ +6 ; testa se contador é zero 12 ADD (R2)+, R ; soma com posição de ; e incrementa ponteiro 14 DEC R1 ; decrementa contador 16 BR -14 ; retorna ao início do laço 18 MOV R, 128 ; atualiza total n número de posições 126 e inicial 128 total Implementação Cesar Usando SOB CLR R ; inicializa (zera) o total 2 MOV 126, R2 ; inicializa ponteiro 6 MOV 124, R1 ; inicializa contador 1 BEQ +4 ; testa se contador é zero 12 ADD (R2)+, R ; soma com posição de ; e incrementa ponteiro 14 SOB R1, 4 ; decrementa contador ; retorna ao início do laço 16 MOV R, 128 ; atualiza total n número de posições 126 e inicial 128 total Soma de variáveis de 32 bits carga REM R E MEM M read write MOV 126, R ; Bits menos significativos da primeira variável ADD 13, R ; Soma com bits menos significativos da segunda variável MOV R, 134 ; Salva resultado da soma (nos bits menos significativos ) MOV #, R ; Zera o registrador R (prepara para receber o carry) ADC R ; Soma o carry da soma anterior ADD 124, R ; Soma com bits mais significativos da primeira variável ADD 128, R ; Soma com bits mais significativos da segunda variável MOV R, 132 ; Salva o resultado (bits mais significativos) Reg. Gerais e Temporário s1 X carry in UAL write reg read reg sel reg carga Raux Raux Y V N C Z DECOD. RI carga RI RDM carga RDM carga liga desliga V N C Z Unidade de Controle Sinais de Controle para a UCP 9
10 Movimento de blocos de n posições: faça um programa para mover (sem zerar a origem) um número qualquer de posições consecutivas na. O número de posições é determinado pelo conteúdo da posição 124 de, a posição inicial do bloco de a ser movido é dada pelo conteúdo da posição 126 de e o inicial do bloco de destino é dado pela posição 128. posição 124: número de posições posição 126: posição inicial da origem posição 128: posição inicial do destino MOV 124, R MOV 126, R1 MOV 128, R2 CMP R2, R1 BGT 5 MOV (R1)+, (R2)+ SOB R, 4 ASL R ADD R, R1 ADD R, R2 MOV 124, R MOV -(R1), -(R2) SOB R, 4 ; Tamanho do bloco (em palavras) ; Endereço inicial da origem ; Endereço inicial do destino ; Compara de destino com o de origem ; Desvia de end.destino > end.origem ; Move uma palavra no sentido crescente ; Laço para mover toda a área ; Fim do programa ; Multiplica tamanho por dois (obtém tamanho em bytes) ; Endereço final da origem (+ 2 bytes) ; Endereço final do destino (+ 2 bytes) ; Restaura tamanho para palavras ; Move uma palavra, no sentido decrescente ; Laço para mover toda a área Pesquisa em vetores: faça um programa para determinar o maior valor armazenado em um vetor (array). O tamanho do vetor é determinado pelo conteúdo da posição 124 de e a posição inicial do vetor é dada pelo conteúdo da posição 126. O maior valor encontrado deve ser colocado na posição 128, e a posição relativa desse valor no vetor (1º, 2º,..., n-ésimo) na posição 13. posição 124: número de posições (tamanho do vetor) posição 126: posição inicial do vetor posição 128: resultado: maior valor encontrado posição 13: resultado: posição relativa do maior valor MOV 124, R ; Tamanho do vetor (em palavras) MOV 126, R1 ; Endereço inicial do vetor MOV (R1)+, R2 ; Inicializa o primeiro elemento como sendo o maior MOV R, R3 ; Inicializa R3 com o índice ( tamanho ) do maior elemento DEC R ; Inicializa contador (tamanho 1) CMP (R1), R2 ; Compara um elemento com o maior atual BLE 4 ; Desvia se for menor ou igual MOV (R1), R2 ; Se for maior, atualiza R2 MOV R, R3 ; Salva índice do novo maior valor ( contador atual ) ADD #2, R1 ; Em qualquer caso, incrementa ponteiro SOB R, 14 ; Controle do laço MOV R2, 128 ; Fornece maior valor encontrado MOV 124, R4 ; Calcula índice do maior valor SUB R3, R4 ; índice = tamanho contador + 1 INC R4 ; índice = mem(124) R3 + 1 MOV R4, 13 ; Fornece o índice do maior valor Alteração de bits: escreva um programa que zere (clear) ou ligue (set) um bit qualquer de uma palavra qualquer da, conforme indicado por um parâmetro na. posição 124: da palavra a ser alterada posição 126: posição do bit a ser alterado ( é o lsb) posição 128: conteúdo =, para zerar conteúdo = 1, para ligar MOV 126, R1 ; Obtém índice do bit a ser alterado JSR R, 1 ; Chama a subrotina de geração da máscara TST 128 ; Testa se o bit deve ser ligado ou desligado BEQ 6 ; Deve ser desligado OR R, 124 ; Deve ser ligado, usar OR BR 6 ; Vai para o fim do programa NOT R ; Desligar bit: inverte a máscara AND R, 124 ; Desliga o bit usando AND No 1: MOV #1, R ; R contém a máscara (inicializada com 1) TST R1 ; R1 contém o índice do bit a ser isolado ( é o bit menos sign.) BEQ 4 ; Se o índice é zero, a máscara está pronta ASL R ; Desloca o bit da máscara para esquerda SOB R1, 4 ; Decrementa o índice e desloca a máscara até o índice ser zero RTS R ; Retorna ao programa principal (máscara em R) 1
Neander - características
NEANDER x RAMSES (Ou porque da necessidade de upgrade :-) Texto original: ftp://ftp.inf.ufrgs.br/pub/inf108/ramses-instrucoes.ppt Neander - características Largura de dados e endereços de 8 bits Dados
Leia maisDisciplina de. Organização de Computadores Digitais
USP - ICMC - SSC SSC 0511 - Sist. Informação - 2o. Semestre 2014 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisObjetivos Gerais. Arquitetura de Computadores. Arquiteturas estudadas. O Computador Neander
Objetivos Gerais Arquitetura de Computadores Prof. Fábio M. Costa Instituto de Informática UFG 1S/2005 ISA Parte II: Arquiteturas-Exemplo Simuladores e Máquinas Reais Demonstrar os conceitos genéricos
Leia maisDisciplina de Organização de Computadores I
USP - ICMC - SSC SSC 0610 - Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisA Arquitetura: conjunto de instruções
A Arquitetura: conjunto de instruções código instrução comentário 0000 NOP Nenhuma operação 0001 STA MEM() AC 0010 LDA AC MEM() 0011 ADD AC MEM() + AC 0100 OR AC MEM() OR AC 0101 AND AC MEM() AND AC 0110
Leia maisção de Computadores I
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 4 1. Projeto da Arquitetura
Leia maisMinistério da Educação UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Aula 2. Cibele Lemos Freire Viginoski
Aula 2 Cibele Lemos Freire Viginoski Registradores R0-R7: disponíveis para todas as instruções R8-R15: disponíveis para algumas instruções R13: SP (Stack Pointer) Pilha obrigatoriamente LIFO decrescente
Leia mais7. A pilha e subrotinas
Cap7.1 7. A pilha e subrotinas 7.1 Organização da Pilha (stack) Stack: estrutura de dados de uma dimensão organizada em algum trecho (segmento) da Memória; o primeiro item adicionado é o último a ser removido
Leia maisNEANDERWIN. Algumas características do processador Neander são:
NEANDERWIN O NeanderWin é um simulador da máquina Neander, definida no livro do Raul F. Weber (UFRGS), Fundamentos de Arquitetura de Computadores, Ed. Sagra Luzzatto. A máquina original foi estendida aqui
Leia maisAula 8. Engenharia de Sistemas Embarcados. Prof. Abel Guilhermino Tópico: Arquitetura ARM
Aula 8 Engenharia de Sistemas Embarcados Prof. Abel Guilhermino Tópico: Arquitetura ARM Repertório de Instruções O conjunto de instruções possui uma largura fixa de 32 bits É o conjunto padrão de instruções
Leia mais7/4/2010. Aula 8. Engenharia de Sistemas Embarcados. Repertório de Instruções. Prof. Abel Guilhermino Tópico: Arquitetura ARM
Repertório de Instruções Engenharia de Sistemas Embarcados Prof. Abel Guilhermino Tópico: Arquitetura ARM Aula 8 O conjunto de instruções possui uma largura fixa de 32 bits É o conjunto padrão de instruções
Leia maisUniversidade de São Paulo
Conjunto Instruções ARM Universidade de São Paulo Sistemas Embarcados Jorge Luiz e Silva ARM versões. ARM Linguagem Assembly. ARM modelo de programação. ARM organização de memória. ARM operação com dados.
Leia maisO Computador Neander Neander - Computador Hipotético Didático
Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura
Leia maisMicroprocessadores I ELE Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS -
Microprocessadores I ELE 1078 Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS - 9.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência
Leia maisUniversidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação. Arquitetura de Computadores I. Organização Básica do Computador
Universidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação Arquitetura de Computadores I Organização Básica do Computador Gabriel P. Silva Ementa Unidade 2: Organização Lógica e Funcional
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES Rn - Registrador R0 R7 do banco de registradores selecionado. direto - 8-bits de endereço da posição da RAM de dados Podem ser referentes tanto à RAM interna (0 7F) como ao espaço
Leia maisArquitetura: características gerais
Neander - Computador Hipotético Didático [Weber 2001] Fundamentos de Arquitetura de Computadores. Raul Weber - Ed. Sagra. Site - ftp://ftp.inf.ufrgs.br/pub/inf107/ Arquitetura: características gerais Largura
Leia maisDisciplina de Organização de Computadores I
USP - ICMC - SSC SSC 0610 - Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-1 Objetivos Conhecer o processador Compreender os registradores
Leia maisAula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético
Microprocessadores I Aula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético 4.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisGuia Rápido MIPS. Tipos de Dados e Formatações
Tipos de Dados e Formatações Guia Rápido MIPS Tipos de Dados: Todas as instruções são de 32 bits Byte = 8 bits Halfword = 2 bytes Word = 4 bytes Um caractere ocupa 1 byte na memória Um inteiro ocupa 1
Leia maisMicroprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios
Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Leia maisArquitetura de Computadores
Arquitetura de Computadores Prof. Fábio M. Costa Instituto de Informática UFG 1S/2005 ISA Parte II: Arquiteturas-Exemplo Simuladores e Máquinas Reais Objetivos Gerais Demonstrar os conceitos genéricos
Leia maisConjunto de Instruções (ISA) II
Conjunto de Instruções (ISA) II José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-10-18 José Costa (DEI/IST) Conjunto de Instruções
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 10 Conjuntos de instruções: Características e funções slide 1 O que é um conjunto de instruções? A coleção completa de instruções
Leia maisSímbolos e abreviaturas utilizadas na descrição das instruções
Símbolos e abreviaturas utilizadas na descrição das instruções acumulador registo A addr endereço de 16 bits data quantidade de 8 bits data 16 quantidade de 16 bits byte 2 segundo byte da instrução byte
Leia maisORGANIZAÇÃO DE COMPUTADORES
Organização de Computadores ORGANIZAÇÃO DE COMPUTADORES Curso: Tecnologia em Gestão da Tecnologia da Informação Ano: 2011 Instrução Precisam ser entendidas pelo processador Precisam ser decodificadas e
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisIntrodução à Arquitetura de Computadores
LICENCIATURA EM ENGENHARIA INFORMÁTICA E DE COMPUTADORES Introdução à Arquitetura de Computadores Tutorial do P3 Referência 2014 / 2015 INSTITUTO SUPERIOR TÉCNICO Paulo Lopes, José Costa 2014/2015 2 1.
Leia mais2. A influência do tamanho da palavra
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de
Leia maisSimuS. Gabriel P. Silva. José Antonio Borges. Um Simulador Didático para o Ensino de Arquitetura de Computadores DCC-IM/UFRJ NCE/UFRJ
SimuS Um Simulador Didático para o Ensino de Arquitetura de Computadores José Antonio Borges NCE/UFRJ Gabriel P. Silva DCC-IM/UFRJ SimuS Simulador de código aberto, grátis expansível Arquitetura simples
Leia maisOrganização de Computadores
Organização de Computadores Aula 25 Conjunto de Instruções: Características e Funções Rodrigo Hausen 10 de novembro de 2011 http://cuco.pro.br/ach2034 1/92 Apresentação 1. Bases Teóricas 2. Organização
Leia maisção de Computadores I
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 2 1. Projeto da Arquitetura
Leia maisProfessor: Dr. Rogério Rodrigues de Vargas.
UNIVERSIDADE ESTADUAL DE SANTA CRUZ DEPARTAMENTO DE CIÊNCIAS EXATAS E TECNOLÓGICAS Bacharelado em Ciência da Computação Software Básico Linguagem de Programação Assembly: Uma introdução no Linux/i386 (AT&T)
Leia maisSistemas de Computação. Seção Notas. Endereçamento de Memória. Notas. Oitava Aula. Haroldo Gambini Santos. 3 de setembro de 2009.
Sistemas de Computação Oitava Aula Haroldo Gambini Santos Universidade Federal de Ouro Preto - UFOP 3 de setembro de 2009 Haroldo Gambini Santos Sistemas de Computação 1/12 Seção 1 Endereçamento de Memória
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Msc. Tiago Alves de Oliveira Objetivos Conhecer o processador Compreender os registradores
Leia maisORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira julianasteixeira@hotmail.com INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-2 Objetivos Conhecer o processador Compreender os registradores
Leia maisProcessador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador
Leia maisSolução Lista de Exercícios Processadores
Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação
Leia maisTodo processador é constituído de circuitos capazes de realizar algumas operações primitivas:
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo
Leia maisSistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES 1 CARACTERÍSTICAS DE INSTRUÇÕES DE MÁQUINA Quando um programador usa uma linguagem de alto-nível, como C, muito pouco da arquitetura da máquina é visível. O usuário que deseja programar
Leia maisCONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Constituída de seqüência de zeros (0) e uns (1) Cada instrução em ASSEMBLY constitui-se em um mnemônico (uma forma fácil de se lembra) de uma
Leia maisComputador Cleópatra
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Computador Cleópatra Interface Hardware e Software Alexandre Amory Edson Moreno 2 / 9 Nas Aulas Anteriores Vimos como descrever e implementar circuitos combinacionais
Leia maisArquitetura de Computadores Conceitos Fundamentais. Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016
Arquitetura de Computadores Conceitos Fundamentais Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016 Um Computador Muito Simples CPU UC ULA A B PC IR FLAGS SP CS DS SS... 0A 09
Leia maisProf. Adilson Gonzaga
Microprocessadores são Máquinas de Estado Seqüenciais Síncronas que operam mediante a execução de uma seqüência de códigos binários armazenados em memória. Prof. Adilson Gonzaga 1 As ordens ou comandos
Leia maisTRABALHO PRÁTICO Nro. 01 Definição de 22/08/2010 (versão 0.1)
USP ICMC SSC SSC0610 - Organização de Computadores Professor responsável: Fernando Santos Osório Semestre: 2010/2 Horário: Seg. 10h / Qui. 16h E-mail: fosorio.at. icmc.usp.br fosorio.at. gmail.com Web:
Leia mais2. A influência do tamanho da palavra
PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante
Leia maisInfraestrutura de Hardware. Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento
Infraestrutura de Hardware Instruindo um Computador Subrotinas, Tipos de Dados e Modos de Endereçamento Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de
Leia maisOrganização de Computadores
Organização de Computadores Aula 25 Conjunto de Instruções: Modos de Endereçamento e Formatos Rodrigo Hausen 11 de novembro de 2011 http://cuco.pro.br/ach2034 1/26 Apresentação 1. Bases Teóricas 2. Organização
Leia maisArquitetura de Um Processador I
Arquitetura de Um Processador I José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-08 José Costa (DEI/IST) Arquitetura de
Leia maisRegistradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Leia maisArquitetura de Computadores. Ciclo de Busca e Execução
Arquitetura de Computadores Ciclo de Busca e Execução Ciclo de Busca e Execução Início Buscar a próxima instrução Interpretar a instrução Executar a instrução Término Funções realizadas pela UCP Funções
Leia maisComputador Cleópatra
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Computador Cleópatra Assembly Alexandre Amory Edson Moreno 2 / 36 Na Aula Anterior Vimos a máquina de estados da Cleo 3 / 36 Arquitetura Cleópatra - Von Neumann
Leia maisProgramação de Microcontroladores II
Programação de Microcontroladores II L.M.S. e P.S.C. / 2001 (revisão) E.T.M./2003 (revisão) E.T.M./2011 (revisão) E.T.M./2012 (revisão) RESUMO Nesta experiência, dando continuidade à experiência anterior,
Leia maisAJProença, Sistemas de Computação, UMinho, 2017/18 1. Componentes (físicos) a analisar: a unidade de processamento / o processador:
Introdução aos Sistemas de Computação (4) Estrutura do tema ISC 1. Representação de informação num computador 2. Organização e estrutura interna dum computador 3. Execução de programas num computador 4.
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 11 Conjuntos de instruções: Modos de endereçamento e formatos slide 1 Diagrama do endereçamento imediato Instrução Opcode
Leia mais25/8/2010. Praticamente todas as arquiteturas de computadores fornecem mais de um modo de
Arquitetura de Computadores Conjuntos de Instruções: modos de endereçamento e formatos Prof. Marcos Quinet Universidade Federal Fluminense P.U.R.O. Endereçamento Normalmente, os campos de endereço são
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI3441 Arquitetura de Sistemas Embarcados - Instruções de Desvio Loop - Ponto Flutuante - Multiplicação e Divisão - Pseudo-Instruções - Processadores ARM Escola Politécnica da Universidade de São Paulo
Leia maisIII.2 - Princípios de Arquitetura
Conjunto de Instruções e Modo de Endereçamento Ciclo de busca decodificação execução de instruções Programação de um processador Arquitetura de Von Neumann e Componentes Arquiteturas 4, 3, 2, 1 e 0 Tabela
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisSistemas Embebidos I , Tiago Miguel Dias ADEETC - Secção de Arquitecturas e Sistemas Operativos
Sistemas Embebidos I Licenciatura em Eng. de Electrónica e Telecomunicações e de Computadores Licenciatura em Engenharia Informática e de Computadores Mestrado em Engenharia Informática e de Computadores
Leia maisGrupo I (5 valores) CD AB
Grupo I (5 valores) Ministério da Ciência, Tecnologia e Ensino Superior 1. [2] Considere o seguinte mapa de Karnaugh da função F(A,B,C,D). Simplifique a função de modo a obter uma soma de produtos, e um
Leia maisTrabalhos Práticos Arquitetura de Computadores I Prof. Fabian Vargas
Trabalhos Práticos Arquitetura de Computadores I Prof. Fabian Vargas Material a ser utilizado: Kits de desenvolvimento de sistemas microprocessados para aplicações em DSP Texas DSK-TMS320C67xx. Apresentação
Leia maisLinguagem de Montagem do NeanderX
Universidade Estácio de Sá Curso de Informática Arquitetura de Computadores Linguagem de Montagem do NeanderX 11.5.2006 Geração Programa Executável Linguagens de Programação As linguagens de programação
Leia maisArquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Conjunto de Instruções Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Material do prof. Sílvio Fernandes - UFERSA
Leia maisProva de Arquitectura de Computadores (21010) Data: 23 de Junho de 2009
Ministério da Ciência, Tecnologia e Ensino Superior Curso:... Prova de Arquitectura de Computadores (21010) Data: 23 de Junho de 2009 Nome:... Nº de Estudante:... B. I. nº... Assinatura do Vigilante:...
Leia maisELE Microprocessadores I
ELE 1078 - Microprocessadores I AULA 13 Conjunto de Instruções do Microprocessador 8085A - Entrada e Saída (I/O) - 13.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: Grupo
Leia maisEndereçamento e Formato de Instruções
Endereçamento e Formato de Instruções S W Song MAC 412 - Organização de Computadores Endereçamento e Formato de Instruções Veremos: Espaço de endereçamento Formato de instruções Códigos de operação (opcodes)
Leia maisProva de Arquitectura de Computadores (21010) Data: 12 de Fevereiro de 2010
Ministério da Ciência, Tecnologia e Ensino Superior Curso:... Prova de Arquitectura de Computadores (21010) Data: 12 de Fevereiro de 2010 Nome:... Nº de Estudante:... B. I. nº... Assinatura do Vigilante:...
Leia maisArquitetura e Organização de Computadores
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização de Computadores Conjunto de Instruções Prof. Sílvio Fernandes
Leia maisLaboratório de Microprocessadores e Microcontroladores
Escola de Engenharia Elétrica, Mecânica e de Computação Universidade Federal de Goiás Laboratório de Microprocessadores e Microcontroladores Experimento 4: Motor de Passo e Display LCD Alunos: Matrícula:
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia maisConjunto de Instruções
Conjunto de Instruções IFBA Instituto Federal de Educ. Ciencia e Tec Bahia Curso de Analise e Desenvolvimento de Sistemas Arquitetura de Computadores 20 e 21/30 Prof. Msc. Antonio Carlos Souza Referências
Leia maisPCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca
PCS-2529 Introdução aos Processadores Prof. Dr. Paulo Sérgio Cugnasca 1 2 Existem 4 esquemas diferentes de E/S possíveis, cada um se aplicando em uma determinada situação. E/S Programada. E/S Acionada
Leia maisArquiteturas de Computadores. Princípios e exemplos de conjuntos de instruções
Arquiteturas de Computadores Princípios e exemplos de conjuntos de instruções Características das aplicações Computação de desktop Ênfase em desempenho de programas com tipos de dados inteiros e ponto-flutuante
Leia maisInstruções do Microcontrolador HC908Q
Instruções do Microcontrolador HC908Q As instruções inerentes ao microcontrolador possuem algumas classificações, listadas abaixo: Instruções de movimentação de dados para efetuar a carga, movimentação
Leia maisLISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO
LISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO 1) Identifique na instrução em linguagem de máquina armazenada na memória, os elementos da instrução 2) Na figura acima, qual a quantidade de código de operações
Leia maisInstruções de Máquina
Instruções de Máquina Operação básica (primitiva) que o hardware é capaz de executar diretamente Conjunto de bits que indica ao processador uma operação que ele deve realizar O projeto de um processador
Leia maisArquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Unidade Central de Processamento (CPU) Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Baseado nos slides do capítulo
Leia maisConceitos Básicos Processador
Infra-Estrutura de Hardware Conceitos Básicos Processador Prof. Edilberto Silva www.edilms.eti.br edilms@yahoo.com Sumário Conceitos básicos Organização da CPU Execução das Instruções RISC x CISC Paralelismo
Leia maisIntrodução ao PIC. Guilherme Luiz Moritz 1. 6 de novembro de DAELT - Universidade Tecnológica Federal do Paraná
Guilherme Luiz Moritz 1 1 DAELT - Universidade Tecnológica Federal do Paraná 6 de novembro de 2013 Características do PIC Arquitetura Harvard RISC, 35 instruções 8 a 84 pinos Mais de 180 modelos Vários
Leia maisDisciplina: Arquitetura de Computadores
Disciplina: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof a. Carla Katarina de Monteiro Marques UERN Introdução Responsável por: Processamento e execução de programas armazenados na
Leia mais7. PROGRAMANDO O MICROCONTROLADOR. Microcontroladores - Prof: Demantova
7. PROGRAMANDO O MICROCONTROLADOR 1 7. PROGRAMANDO O MICROCONTROLADOR: Hardware parte física do circuito eletrônico CPU onde está localizado o microcontrolador. Dentro do microcontrolador existe um conjunto
Leia maisNo. de bits. O primeiro IBM PC foi construído com o 8088 (versão de 8 bits do 8086).
Cap2.1 2. Arquitetura do microprocessador 8086 2.1 A família Intel iapx86 (ou 80X86) Processador Co-proc. Ano de introdução No. de bits No. de transistores Velocidade (MHz) 4004-1971 4 2.205-8008 - 1972
Leia maisConjunto de Instruções do 8051
Apêndice B Conjunto de Instruções do 8051 A.G. e E.T.M. / 2001 (revisão) O 8051 apresenta 111 tipos de instruções, sendo 49 de um byte, 45 de dois bytes e 17 de três bytes. Levando-se em contas as variações
Leia maisTópicos: 1 - Modos de endereçamento do Pilha e instruções de Pilha. 3 - Instruções que usam pilha: - instrução CALL - instrução RET
Tópicos: 1 - Modos de endereçamento do 8051 2 - Pilha e instruções de Pilha 3 - Instruções que usam pilha: - instrução CALL - instrução RET 4 - Interrupção 1 - Modos de Endereçamento do 8051 Os modos de
Leia maisAula 14 Funcionamento de Processadores (Visão específica)
Aula 14 Funcionamento de Processadores (Visão específica) Com base nas aulas de Prof. José Delgado (autorizado) Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br http://dase.ifpe.edu.br/~alsm
Leia maisDisciplina de Arquitetura de Computadores
USP - ICMC - SSC SSC 0510 - Informática - 2o. Semestre 2009 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisInstruções. Maicon A. Sartin
Instruções Maicon A. Sartin SUMÁRIO Introdução Instruções Formatos de instruções Conjuntos de instruções Execução de instruções Introdução a Linguagem de Montagem Introdução a Linguagem de Montagem Níveis
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas
Leia maisTRABALHO PROCESSADOR H8
TRABALHO PROCESSADOR H8 abel ferreira 05132002 eberle rambo- 05132118 Monografia abel ferreira 05132002 eberle rambo - 05132118 Prefácio. A família do micro processador h8 inclui diversas versões. Nesse
Leia mais2.5 - Instruções Lógicas do ULA
2.5 - Instruções Lógicas do 8085 - ULA Todas as operações lógicas e aritméticas em qualquer microprocessador são realizadas em uma unidade dedicada denominada Unidade Lógica e Aritmética (ULA). Para auxiliar
Leia maisCONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Conhecida pelo PROCESSADOR Conhecida pelo Usuário COMPILADOR LINGUAGEM DE ALTO NÍVEL LINGUAGEM ASSEMBLY 2 INSTRUÇÕES EM ASSEMBLY Para programar
Leia maisAssembly Sintaxe do Assembly. Instruções que afectam Flags. Aplicações de Microprocessadores 2006/2007
Assembly 8051 Aplicações de Microprocessadores 2006/2007 Sintaxe do Assembly [Label] Op-code [Operando] [Comentário] tabela: movc a,@a+dptr ; vai à tabela buscar o seu correspondente ASCII 2 2 Instruções
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisArquitetura e Organização de Processadores. Aula 4. Pipelines
Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 4 Pipelines 1. Introdução Objetivo: aumento de
Leia maisA arquitectura IA32. A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador.
A arquitectura IA32 A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador. Tamanho da palavra Número de registos visíveis Número de operandos Endereçamento
Leia mais