2.5 - Instruções Lógicas do ULA
|
|
|
- Sônia Regueira
- 6 Há anos
- Visualizações:
Transcrição
1 2.5 - Instruções Lógicas do ULA Todas as operações lógicas e aritméticas em qualquer microprocessador são realizadas em uma unidade dedicada denominada Unidade Lógica e Aritmética (ULA). Para auxiliar nessa função, há alguns registradores conectados diretamente à ULA. No caso do 8085, esses registros são: ACUMULADOR (A ou Acc) e um REGISTRADOR TEMPORÁRIO (não disponível para uso geral via programação). A estrutura interna do 8085 para operações gerais é apresentada na figura seguinte. Um dos operandos das operações estará sempre armazenado no Acumulador. O outro operando, vindo dos registradores B, C, D, E, H e L ou da memória, passa necessariamente por uma transferência interna para um registrador temporário (REG TEMP). O resultado da operação é armazenado sempre no acumulador. Quando uma operação é realizada na ULA, algumas situações particulares podem acontecer. Em tais casos os bits de estados são setados ou zerados e ficam armazenados em um registrador denominado ou registrador de LAGS. Estes bits podem ser utilizados para o controle e desvio de programas através de determinadas instruções. Os flags no 8085 são organizados como segue: As funções dos bits de LAGS são: LAGS CARRY (CY) Este flag é setado UM (1) quando o resultado de uma operação é um número maior do que 8 bits (ESTOURO ou OVERLOW). Caso contrário ele é zerado. H + 11H = 10H e CY=1. PARITY (P) Esse bit assume valor UM (1) quando o resultado de uma determinada operação produz um valor com número de bits 1 PAR. Caso contrário ele é zerado. 0EH + 01H = 0H e P=1. AUXILIAR CARRY (AC) O flag AC assume valor 1 quando há um VAI-UM do terceiro para o quarto bit. Caso contrário ele é zerado. 05H+0CH = 11H e AC=1. 12
2 ZERO (Z) Assume valor 1 quando o resultado de uma operação resultar em um valor ZERO (0) caso contrário ele é zerado. DH + 03H = 00H, resulta Z=1 e CY=1. SIGNAL (S) Assume 1 quando o resultado de uma operação produz um número maior que 7H (operações com sinal). CONJUNTO DE INSTRUÇÕES LÓGICAS Operações AND ( ) - O flag CY é desativado (=0) e o flag AC é ativado (AC=1) ANA r (A) = (A) (r) T= 4 And Accumulator with Register Z, S, P, AC, CY É realizada uma operação AND entre o conteúdo do registrador r e o conteúdo do Acumulador e o resultado é transferido ao acumulador. ANA B A0 ANTES: (A) = 3CH (B) = 21H APÓS: (A) = 20H (B) = 21H ()=12H 15 - ANA M (A) = (A) ((H)(L)) T = 7 And Accumulator with Register Z, S, P, AC, CY R É realizada uma operação AND entre o conteúdo da memória endereçado pelo par HL e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. ANA M A6 ANTES: (H) = 20H (L) = 31H (2031H) = 7H (A) = 37H APÓS: (2031H) = 7H (A) = 37H () = 12H 16 - ANI Data8 (A) = (A) Data T = 7 And Immediate with Accumulator Z, S, P, AC, CY Data8 R É realizada uma operação AND entre o dado Data8 e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. ANI E6 0 ANTES: (A) = 37H APÓS: (A) = 30H ()=16H Operações OR (+ L ) Os flags CY e AC são desativados (=0) ORA r (A) = (A) + L (r) T = 4 Inclusive OR Register with Accumulator Z, S, P, AC, CY É realizada uma operação OR entre o conteúdo do registrador r e o conteúdo do Acumulador e o resultado é transferido ao acumulador. ORA B B0 ANTES: (A) = 3CH (B) = 21H APÓS: (A) = 3EH (B) = 21H ()=06H 13
3 18 - ORA M (A) = (A) + L ((H)(L)) T = 7 Inclusive OR Memory with Accumulator Z, S, P, AC, CY B6H R É realizada uma operação OR entre o conteúdo da memória endereçado pelo par HL e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. ORA M B6 ANTES: (H) = 20H (L) = 31H APÓS: (H) = 20H (L) = 31H (2031H) = 7H (A) = 37H (2031H) = 7H (A) = 7H ()=02H 19 - ORI Data8 Inclusive Or Immediate with Accumulator (A) = (A) + L Data8 Z, S, P, AC, CY Data8 T = 7 R É realizada uma operação OR entre o dado Data8 e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. ORI ANTES : (A) = 37H APÓS: (A) = 7H () = 82H Operação OR Exclusivo ( ) - Os flags CY e AC são zerados XRA r (A) = (A) (r) T = 4 Exclusive OR Register with Accumulator Z, S, P, AC, CY É realizada uma operação Exclusive OR entre o conteúdo do registrador r e o conteúdo do Acumulador e o resultado é transferido ao acumulador. XRA B A8 ANTES: (A) = 3CH (B) = 21H APÓS: (A) = 1DH () = 06H 21 - XRA M (A) = (A) ((H)(L)) T = 7 Exclusive OR Memory with Accumulator Z, S, P, AC, CY R É realizada uma operação XOR entre o conteúdo da memória endereçado pelo par HL e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. XRA M AE ANTES: (H) = 20H (L) = 31H (2031H) = 7H (A) = 37H APÓS: (2031H) = 7H (A) = 48H () = 06H 22 - XRI Data8 (A) = (A) Data T = 7 Exclusive Or Immediate with Accumulator Z, S, P, AC, CY Data8 R É realizada uma operação XOR entre o dado Data8 e o conteúdo do Acumulador e o resultado é transferido ao Acumulador. XRI EE 1 ANTES: (A) = CH APÓS: (A) = 0DH () = 02H 14
4 Operações de Complemento 23 - CMA Complement Accumulator (A) = ( A ) T = 4 Complementa o conteúdo do Acumulador e transfere o resultado ao Acumulador. Nenhum flag é afetado. CMA ANTES: (A) = 3CH APÓS: (A) = 16H () = C3H 24 - CMC Complement Carry CY = CY H O flag CY é complementado. Nenhum outro flag é afetado. T= STC Set Carry O flag CY é setado CY = H T = 4 Operações de Comparação 26 - CMP r Compare Register with Accumulator (A) (r) Z, S, P, AC,CY T = 4 O conteúdo do registrador r é subtraído do Acumulador. O Acumulador não é alterado. Os flags são alterados conforme o resultado da subtração. O flag Z é setado se (A) = (r). O flag CY é setado se (A) < (r). CMP B B8 ANTES: (A) = 37H (B) = 21H APÓS: (A) = 37H () = 12H 27 - CMP M Compare Register with Memory (A) ((H)(L)) Z, S, P, AC,CY BE H T = 7 R O conteúdo do endereço de memória dado pelo par H,L é subtraído do Acumulador. O Acumulador não é alterado. Os flags são alterados conforme o resultado da subtração. O flag Z é setado se (A) = ((H)(L)). O flag CY é setado se (A) < ((H)(L)). CMP M BE 28 - CPI Data8 Compare Immediate ANTES: (H) = 20H (L) = 32H (2032H) = 5H (A) = 37H APÓS: (2032H) = 35H (A) =37H () = 17H (A) (Data8) Z, S, P, AC,CY (E H) Data8 T = 7 R O byte Data8 é subtraído do Acumulador. O Acumulador não é alterado. Os flags são alterados conforme o resultado da subtração. O flag Z é setado se (A) = Data8. O flag CY é setado se (A) < Data8. CPI E 45 ANTES: (A) = 20H APÓS: (A) = 20H () = 07H 15
5 Instruções de Rotação 29 - RLC Rotate Left Accumulator (A n+1 ) (A n ) (A 0 ) (A 7 ) (CY) (A 7 ) H T = 4 O conteúdo de A é deslocado de uma posição para esquerda. O bit de menor ordem e o flag CY recebem o bit de maior ordem, e o valor inicial de CY é descartado. Os demais flags não são afetados. RLC ANTES: (A) = 20H CY = X APÓS: (A) = 40H CY = RAL Rotate All Left Through Carry (A n+1 ) (A n ) (CY) (A 7 ) (A 0 ) (CY) (17H) T= 4 O conteúdo de A é deslocado de uma posição para esquerda através do Carry. O bit de menor ordem recebe o conteúdo CY e o flag CY recebe o valor do bit de maior ordem do acumulador, conforme o diagrama seguinte: Os demais flags não são afetados. RAL ANTES: (A) = 20H CY = 1 APÓS: (A) = 41H CY = RRC Rotate Right Accumulator (A n ) (A n+1 ) (A 7 ) (A 0 ) (CY) (A 0 ) (0H) T = 4 O conteúdo do A é deslocado de uma posição para a direita. O flag CY tem seu valor descartado e, junto com o bit A 7, recebem o bit A 0, conforme o diagrama seguinte: Os demais flags não são afetados. RRC ANTES: (A) = 20H CY = X APÓS: ( A) = 10H CY = RAR Rotate All Right Through Carry (A n ) (A n+1 ) (CY) (A 0 ) (1H) T = 4 16
6 (A 7 ) (CY) O conteúdo de A é deslocado de uma posição à direita através do Carry. O bit de maior ordem recebe o valor do carry e o CY recebe o valor do bit de menor ordem do acumulador, conforme o diagrama seguinte: Os demais flags não são afetados. RAR ANTES: (A) = 20H CY = 1 APÓS: (A) = 90H CY = CONJUNTO DE INSTRUÇÕES ARITMÉTICAS A realização de cálculos é um ponto importante em sistemas que usam microprocessadores. O 8085 possui uma variedade de instruções para operações aritméticas, realizadas em complemento de 2 também possui uma instrução especial para a realização de operações em BCD. A base das operações de soma e subtração são todas resumidas nas tabela seguinte: A B soma carry Nos sistemas digitais, a subtração pode ser utilizada de maneira mais simples se for convertida em soma. O artifício usado é passar os subtraendos para complemento de dois e adicioná-los aos minuendos. Obs: Complemento de 1: inversão de todos os bits Complemento de 2: complemento de Adição 33 - ADD r (A) = (A) + (r) T = 4 Add Acc. with Register Z, S, P, AC, CY É realizada uma soma entre o conteúdo do Acumulador e o conteúdo do registrador r. ADD B ANTES: (A) = 21H (B) = 31H APÓS: (A) = 52H () = 02H 34 - ADD M Add Acc. with Memory (A) = (A) + ((H)(L)) Z, S, P, AC, CY T = 7 R 17
7 É realizada uma soma entre o conteúdo do Acumulador e o conteúdo da memória endereçada pelo par HL. ADD M ANTES: (H) = 20H (L) = 33H APÓS: (A) = 20H () = 13H (A) = 21H (2033) = H 35 - ADI Data8 (A) = (A) + Data Add with Immediate Z, S, P, AC, CY Data8 É realizada uma soma entre o conteúdo do Acumulador e o byte Data8. T = 7 R ADI C6 45 ANTES: (A) = 21H (2033) = 45H APÓS: (A) = 66 H () = 06H 36 - ADC r (A) = (A) + (r) + CY T = 4 Add Acc. with Register and Carry Z, S, P, AC, CY É realizada uma soma entre o conteúdo do Acumulador e o conteúdo do registrador r e o flag CY. ADC B ANTES: (A) = 21H (B) = 31H (CY)=1 APÓS: (A) = 53H () = 06H 37 - ADC M (A) = (A) + ((H)(L)) + CY T = 7 Add Acc. with Memory and Carry Z, S, P, AC, CY R É realizada uma soma entre o conteúdo do Acumulador e o conteúdo da memória endereçada pelo par HL e o flag CY. ADC M E ANTES: (H) = 20H (L) = 33H APÓS: (A) = 21H () = 06H (A) = 21H (2033) = H CY= ACI Data8 A = (A) + Data8 + CY T = 7 Add Acc. with Immediate and Carry Z, S, P, AC, CY Data8 R É realizada uma soma entre o conteúdo do Acumulador com o byte Data8 e o flag CY. ACI CE 45 ANTES: (A) = 21H (2033) = 45H CY=1 APÓS: (A) = 67H () = 02H 39 - DAD PR Double Register Add (H)(L) = (H)(L) + (PR) CY 00 PR 1001 T = 10 B B 18
8 É realizada uma soma de 16 bits entre o conteúdo do par de registradores HL e o par PR e o resultado é retornado ao par HL. O flag CY é setado se houver um VAI UM na soma de dupla precisão; os demais flags não são alterados. DAD D ANTES: 40 - DAA Decimal Adjust Accumulator (H) = 21H (L) = 45H (D) = 15H (E) = 18H APÓS: Ajuste Decimal do Acumulador Z, S, P, CY, AC (H) = 36H (L) = 5DH (D) = 15H (E) = 18H T = 4 O byte do acumulador se ajusta de modo a formar dois dígitos de 4 bits, codificados em BCD segundo o seguinte procedimento: 1- Se o valor dos 4 bits menos significativos são maior que 9 ou o flag AC está setado, o valor 06H é somado ao acumulador; 2- Se o valor dos 4 bits mais significativos do acumulador é maior que 9 ou se o flag CY está setado, soma-se 60H ao acumulador. DAA ANTES: (A) = 12 AC = 1 CY = 0 APÓS: (A) = 18H () = 06H Subtração Todas as subtrações são realizadas via adição complemento de SUB r (A) = (A) - (r) T = 4 Subtract Register from Acc. Z, S, P, AC, CY É realizada uma subtração entre o conteúdo do Acumulador e o conteúdo do registrador r. SUB B ANTES: (A) = 21H (B) = 31H APÓS: (A) = 0H () = 97H 42 - SUB M (A) = (A) - ((H)(L)) T= 7 Subtract Memory from Acc. Z, S, P, AC, CY 96H R É realizada uma subtração entre o conteúdo do Acumulador e o conteúdo da memória endereçada pelo par HL. SUB M ANTES: (H) = 20H (L) = 33H APÓS: (A) = 02H () = 03H (A) = 21H (2033) = H 43 - SUI Data8 (A) = (A) - Data Subtract Immediate from Acc. Z, S, P, AC, CY Data8 É realizada uma subtração entre o conteúdo do Acumulador e o byte Data8. T = 7 R 19
9 44 - SBB r (A) = (A) - (r) - CY T = 4 Subtract Register with CY from Acc. Z, S, P, AC, CY É realizada uma subtração entre o conteúdo do Acumulador e o conteúdo do registrador r e o flag CY. SBB B ANTES: (A) = 21H (B) = 31H CY = 1 APÓS: (A) = EH () = 83H 45 - SBB M (A) = (A) - ((H)(L)) - CY T = 7 Subtract Memory with CY from Acc. Z, S, P, AC, CY 9EH R É realizada uma subtração entre o conteúdo do Acumulador e o conteúdo da memória endereçada pelo par HL e o flag CY SBI Data8 (A) = (A) - Data8 - CY T = 7 Subtract Immediate with CY from Acc. Z, S, P, AC, CY Data8 R É realizada uma subtração entre o conteúdo do Acumulador e o byte Data8 e o flag CY. INCREMENTO 47 - INR r (r) = (r) DDD 100 T = 4 Increment Register Z, S, P, AC É realizada um incremento no conteúdo do registrador r. Apenas o flag CY não é afetado. INR B ANTES: (B) = 31H CY = 0 APÓS: (B) = 32H () = 02H 48 - INR M ((H)(L)) = ((H)(L)) Increment Memory Z, S, P, AC 34H É realizado um incremento no conteúdo do endereço formado pelo par HL. T = 10 R W INR M ANTES: (H) = 20H (L) = 33H APÓS: (2033) = 3H () = 06H (2033) = 2H CY = INX PR Increment Extended Register (PR) = (PR) SR 0011 T = 6 S É realizado um incremento no conteúdo do par de registradores PR. Nenhum flag é afetado. INX B ANTES: (B) = 21H (C) = H APÓS: (B) = 22H (C) = 00H 20
10 DECREMENTO 50 - DCR r (r) = (r) DDD 101 T = 4 Decrement Register Z, S, P, AC É realizado um decremento no conteúdo do registrador r. Apenas o flag CY não é afetado DCR M ((H)(L)) = ((H)(L)) T = 10 Decrement Memory Z, S, P, AC 35H R W É realizado um decremento no conteúdo do endereço formado pelo par HL. Apenas o flag CY não é afetado DCX PR Decrement Extended Register (PR) = (PR) SR 1011 T = 6 S É realizado um decremento no conteúdo do par de registradores PR. Nenhum flag é afetado. 21
Aula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético
Microprocessadores I Aula 4 Conjunto de Instruções do Microprocessador 8085 Grupo Aritmético 4.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
Microprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios
Microprocessadores I ELE 1078 Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios Grupos de Instruções do 8085 As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência da
MICROPROCESSADORES E MICROCONTROLADORES PROVA 1
MICROPROCESSADORES E MICROCONTROLADORES PROVA 1 1. A expressão a seguir pode ser usada para avaliar o desempenho de um microprocessador. Comente cada um dos termos dessa expressão. Valor: 2,5 Tempo de
Microprocessadores I ELE Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS -
Microprocessadores I ELE 1078 Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS - 9.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: 1. Grupo de transferência
Experiência 1 -Introdução ao Módulo Didático MC-1 e Instruções de Transferência de Dados
UNIVERSIDADE ESTADUAL PAULISTA JÚLIO DE MESQUITA FILHO FACULDADE DE ENGENHARIA DE ILHA SOLTEIRA DEPARTAMENTO DE ENGENHARIA ELÉTRICA LABORATÓRIO DE MICROPROCESSADORES I ELE 1078 Experiência 1 -Introdução
Solução Lista de Exercícios Processadores
Solução Lista de Exercícios Processadores Questão 1 A ULA é o dispositivo da CPU que executa operações tais como : Adição Subtração Multiplicação Divisão Incremento Decremento Operação lógica AND Operação
Eletrônica Digital I (EDL I)
Eletrônica Digital I (EDL I) Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina - Campus São José Prof. Glauco Cardozo [email protected] Ementa à Sistemas de numeração. à Funções
Símbolos e abreviaturas utilizadas na descrição das instruções
Símbolos e abreviaturas utilizadas na descrição das instruções acumulador registo A addr endereço de 16 bits data quantidade de 8 bits data 16 quantidade de 16 bits byte 2 segundo byte da instrução byte
MICROPROCESSADORES E MICROCONTROLADORES. PROVA 1 - Solução da Versão 1
MICROPROCESSDORES E MICROCONTROLDORES PROV 1 - Solução da Versão 1 (o final são apresentadas as soluções da questão 4 das versões 2 e 3) 1. Na comparação entre as arquiteturas CISC e RISC, faça comentários
MÓDULO. Conjunto de Instruções do 8086/88 Aritméticas, lógicas, deslocamento e rotação M 02
MÓDULO M 02 Conjunto de Instruções do 8086/88 Aritméticas, lógicas, deslocamento e rotação OBJETIVOS Compreender o significado dos bits de estado no registrador de flags do 8086/88; Conhecer as representações
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-1 Objetivos Conhecer o processador Compreender os registradores
CONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES Rn - Registrador R0 R7 do banco de registradores selecionado. direto - 8-bits de endereço da posição da RAM de dados Podem ser referentes tanto à RAM interna (0 7F) como ao espaço
Capítulo 6 Aritmética Digital: Operações e Circuitos
Capítulo 6 Aritmética Digital: Operações e Circuitos slide 1 Temas abordados nesse capítulo: - Adição, subtração, multiplicação e divisão de dois binários. - Diferença entre soma binária e soma OR. - Vantagens
ULA. Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade.
PROCESSADOR ULA Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade. ULA Uma ULA típica pode realizar as operações artiméticas: - adição; - subtração; E lógicas: - comparação
Conjunto de Instruções do 8051
Apêndice B Conjunto de Instruções do 8051 A.G. e E.T.M. / 2001 (revisão) O 8051 apresenta 111 tipos de instruções, sendo 49 de um byte, 45 de dois bytes e 17 de três bytes. Levando-se em contas as variações
Disciplina: Arquitetura de Computadores
Disciplina: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof a. Carla Katarina de Monteiro Marques UERN Introdução Responsável por: Processamento e execução de programas armazenados na
William Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 10 Conjuntos de instruções: Características e funções slide 1 O que é um conjunto de instruções? A coleção completa de instruções
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo
Neander - características
NEANDER x RAMSES (Ou porque da necessidade de upgrade :-) Texto original: ftp://ftp.inf.ufrgs.br/pub/inf108/ramses-instrucoes.ppt Neander - características Largura de dados e endereços de 8 bits Dados
ELE Microprocessadores I
ELE 1078 - Microprocessadores I AULA 13 Conjunto de Instruções do Microprocessador 8085A - Entrada e Saída (I/O) - 13.1 - Grupos de Instruções As instruções no 8085 são distribuídas em 5 grupos: Grupo
Microprocessadores. Organização de Memória
Microprocessadores Organização de Memória Prof. Clayrton Henrique rev. 01 fev. 2016 Roteiro Introdução; RAM Interna; Parte de Dados; Parte de SFR; Registradores; Assembly; Referências... 2 Introdução RAM
Aula 14 Funcionamento de Processadores (Visão específica)
Aula 14 Funcionamento de Processadores (Visão específica) Com base nas aulas de Prof. José Delgado (autorizado) Anderson L. S. Moreira [email protected] http://dase.ifpe.edu.br/~alsm
Evolução dos computadores
A máquina de Von Neumann AOC: Arquitetura e Organização de Computadores Evolução dos computadores Caracterizado: Aumento da velocidade dos processadores Diminuição do tamanho dos componentes Aumento da
Circuitos Lógicos. Capítulo 9 Aritmérica Digital: Operações e Circuitos
UNIVERSIDADE FEDERAL DE SÃO JOÃO DEL REI Circuitos Lógicos Capítulo 9 Aritmérica Digital: Operações e Circuitos Prof. Erivelton Geraldo Nepomuceno http://www.ufsj.edu.br/nepomuceno [email protected]
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-2 Objetivos Conhecer o processador Compreender os registradores
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira [email protected] INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável
ção de Computadores I
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 2 1. Projeto da Arquitetura
Processador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine [email protected] [email protected] 1 Processador Organização básica de um computador: 2 Processador
Instruções Assembly x Código de máquina Microprocessador Didático
Instruções Assembly x Código de máquina Microprocessador Didático Professor Afonso Ferreira Miguel ([email protected]) Disciplina de Projetos Lógicos e Microprocessadores Curitiba, 1 de junho de
Universidade Federal de Uberlândia Faculdade de Computação. Representação e aritmética binária
Universidade Federal de Uberlândia Faculdade de Computação Representação e aritmética binária Prof. Renato Pimentel 1 Tipos de informação Representação por meio de sequências binárias: 8 bits (byte) Também
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Aritmética Computacional Slide 1 Sumário Unidade Lógica e Aritmética Representação de Números Inteiros Representação de Números de Ponto Flutuante Aritmética
2. A influência do tamanho da palavra
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de
Introdução ao PIC. Guilherme Luiz Moritz 1. 6 de novembro de DAELT - Universidade Tecnológica Federal do Paraná
Guilherme Luiz Moritz 1 1 DAELT - Universidade Tecnológica Federal do Paraná 6 de novembro de 2013 Características do PIC Arquitetura Harvard RISC, 35 instruções 8 a 84 pinos Mais de 180 modelos Vários
Arquitetura de Computadores. Ciclo de Busca e Execução
Arquitetura de Computadores Ciclo de Busca e Execução Ciclo de Busca e Execução Início Buscar a próxima instrução Interpretar a instrução Executar a instrução Término Funções realizadas pela UCP Funções
Circuitos Digitais. Conteúdo. Soma de Números Binários. Soma de Números Binários. Exemplos. Exemplos. Aritmética Binária
Ciência da Computação Aritmética Binária Prof. Sergio Ribeiro Material adaptado das aulas de Sistemas Digitais do Prof. Dr. Marcelo Andrade da USP Conteúdo Soma de números binários. Soma de números BCD.
2. A influência do tamanho da palavra
PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante
SSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 3ª Aula Visão Geral e Conceitos Básicos Profa. Sarita Mazzini Bruschi [email protected] Copyright William Stallings & Adrian J Pullin Tradução, revisão e
Processadores
Processadores Definição O processador é o Circuito Integrado mais importante do computador. Ele é considerado como o cérebro do computador e funciona como uma UCP Unidade Central de Processamento. Definição
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Constituída de seqüência de zeros (0) e uns (1) Cada instrução em ASSEMBLY constitui-se em um mnemônico (uma forma fácil de se lembra) de uma
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Capítulo 3 Organização Interna de um Computador
Capítulo 3 Organização Interna de um Computador 3.1 UNIDADE CENTRAL DE PROCESSAMENTO A Unidade Central de Processamento - UCP (em inglês, Central Processing Unity - CPU) é a responsável pelo processamento
Operações Aritméticas no sistema binário. Na área de eletrônica digital e microprocessadores é usado as operações aritméticas.
Operações Aritméticas no sistema binário Na área de eletrônica digital e microprocessadores é usado as operações aritméticas. 0 + 0 0 Adição no sistema binário Para efetuar a adição no sistema binário,
ELETRÔNICA DIGITAL II. AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR
ELETRÔNICA DIGITAL II AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR [email protected] 1º SEMESTRE 2009 CONTEÚDO PROGRAMADO: 1 O que é um computador digital? 2 Como funcionam os computadores 3 O agente
Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof. Dr. Daniel
Capítulo 6 Aritmética Digital: Operações e Circuitos
Capítulo 6 Aritmética Digital: Operações e Circuitos slide 1 Temas abordados nesse capítulo: - Adição, subtração, multiplicação e divisão de dois binários. - Diferença entre soma binária e soma OR. - Vantagens
7 Operadores e Expressões
7 Operadores e Expressões 7.1 Definição de operador, expressão e operando Um operador é um símbolo utilizado para identificar que uma determinada operação deve ser realizada sobre um ou mais parâmetros,
UNIVERSIDADE PAULISTA (UNIP) Curso de Engenharia Mecatrônica Disciplina: Microprocessadores e Microcontroladores (MM) LISTA III
UNIVERSIDADE PAULISTA (UNIP) Curso de Engenharia Mecatrônica Disciplina: Microprocessadores e Microcontroladores (MM) LISTA III Orientações: Esta lista de Exercícios deve ser entregue juntamente com a
SSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi [email protected]
Departamento de Engenharia Elétrica. ELE Microprocessadores II. Prof. Carlos Antonio Alves Sala 59 Fone
Departamento de Engenharia Elétrica ELE 1084 - Microprocessadores II Prof. Carlos Antonio Alves Sala 59 Fone 3743-1224 [email protected] 1 ELE 1084 Microprocessadores II P R O G R A M A D E E N S I
Arquitetura e Organização de Computadores
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização de Computadores Conjunto de Instruções Prof. Sílvio Fernandes
Microcontrolador PIC 16F877
Microcontrolador PIC 16F877 Parte 2 Instruções de ADD, SUB e DECF Instruções Aritméticas (ADD) : ADDLW k Descrição: Soma uma constante k é somada com W Operação: w = w + k Limites: 0 a 255 Nro de Ciclos:
MICROPROCESSADORES E MICROCONTROLADORES Parte 1
MICROPROCESSADORES E MICROCONTROLADORES Parte 1 José Wilson Lima Nerys Página: www.emc.ufg.br/~jwilson Emails: [email protected] e [email protected] Prof. José Wilson 1 Lima Nerys 1 Microprocessadores
Sistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Conjunto de Instruções Slide 1 Sumário Características de Instruções de Máquina Tipos de Operandos Tipos de Operações Linguagem de Montagem Slide 2 Características
Organização e Arquitetura de Computadores INTRODUÇÃO
Organização e Arquitetura de Computadores INTRODUÇÃO A Arquitetura de Computadores trata do comportamento funcional de um sistema computacional, do ponto de vista do programador (ex. tamanho de um tipo
Aritmética Binária e Complemento a Base. Introdução ao Computador 2010/1 Renan Manola
Aritmética Binária e Complemento a Base Introdução ao Computador 2010/1 Renan Manola Sumário Soma e multiplicação binária; Subtração e divisão binária; Representação com sinal; Complemento a base. Adição
Aula 10 Microcontrolador Intel 8051 Parte 2
SEL 0415 Aula 10 Microcontrolador Intel 8051 Parte 2 SEL 0415 INTROD À ORGANIZAÇÃO DE COMPUTADORES Prof Dr Marcelo A C Vieira SEL 415 Mapeamento das memórias internas Memória de dados interna (RAM) n 8051
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)
CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP) 1 LINGUAGENS Conhecida pelo PROCESSADOR Conhecida pelo Usuário COMPILADOR LINGUAGEM DE ALTO NÍVEL LINGUAGEM ASSEMBLY 2 INSTRUÇÕES EM ASSEMBLY Para programar
Introdução à Computação
Introdução à Computação Jordana Sarmenghi Salamon [email protected] [email protected] http://inf.ufes.br/~jssalamon Departamento de Informática Universidade Federal do Espírito Santo Agenda
Arquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Conjunto de Instruções Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha [email protected] Material do prof. Sílvio Fernandes - UFERSA
Aula 19: UCP: Construindo um Caminho de Dados (Parte III)
Aula 19: UCP: Construindo um Caminho de Dados (Parte III) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (III) FAC 1 /
Arquitetura de Computadores Conceitos Fundamentais. Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016
Arquitetura de Computadores Conceitos Fundamentais Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016 Um Computador Muito Simples CPU UC ULA A B PC IR FLAGS SP CS DS SS... 0A 09
Instruções. Maicon A. Sartin
Instruções Maicon A. Sartin SUMÁRIO Introdução Instruções Formatos de instruções Conjuntos de instruções Execução de instruções Introdução a Linguagem de Montagem Introdução a Linguagem de Montagem Níveis
ULA Sinais de Controle enviados pela UC
Solução - Exercícios Processadores 1- Qual as funções da Unidade Aritmética e Lógica (ULA)? A ULA é o dispositivo da CPU que executa operações tais como: Adição Subtração Multiplicação Divisão Incremento
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias [email protected] Colegiado de Engenharia
Arquitetura de Um Processador I
Arquitetura de Um Processador I José Costa Introdução à Arquitetura de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 2013-11-08 José Costa (DEI/IST) Arquitetura de
CONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES 1 CARACTERÍSTICAS DE INSTRUÇÕES DE MÁQUINA Quando um programador usa uma linguagem de alto-nível, como C, muito pouco da arquitetura da máquina é visível. O usuário que deseja programar
Introdução à Computação
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Introdução à Computação A Informação
MICROPROCESSADORES E MICROCONTROLADORES
MICROPROCESSADORES E MICROCONTROLADORES Microprocessador8085 José Wilson Lima Nerys [email protected] Goiânia, 2009 1 1 Microprocessador 8085 Evolução de Conhecimentos até Microprocessadores 2 2 Microprocessador
Arquitetura de Computadores. Conjunto de Instruções
Arquitetura de Computadores Conjunto de Instruções Arquitetura do Conjunto das Instruções ISA (Instruction Set Architecture) Traduz para uma linguagem intermediária (ISA) os vários programas em diversas
Estrutura Básica de um Computador
SEL-0415 Introdução à Organização de Computadores Estrutura Básica de um Computador Aula 2 Prof. Dr. Marcelo Andrade da Costa Vieira INTRODUÇÃO n Organização Æ implementação do hardware, componentes, construção
ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR
ESTRUTURA E FUNCIONAMENTO DO COMPUTADOR Prof. Filippo Valiante Filho http://prof.valiante.info Estrutura do Computador Computador CPU (Central Processing Unit) Sistema de Armazenamento (Memórias) Sistema
Prof. Adilson Gonzaga
Microprocessadores são Máquinas de Estado Seqüenciais Síncronas que operam mediante a execução de uma seqüência de códigos binários armazenados em memória. Prof. Adilson Gonzaga 1 As ordens ou comandos
LISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO
LISTA 02 CONJUNTO DE INSTRUÇÕES - GABARITO 1) Identifique na instrução em linguagem de máquina armazenada na memória, os elementos da instrução 2) Na figura acima, qual a quantidade de código de operações
Circuitos Aritméticos. Circuitos Aritméticos. Circuitos Aritméticos. Circuitos Aritméticos. Circuitos Aritméticos. Circuitos Aritméticos
1 - ADIÇÃO BINÁRIA Computadores digitais e calculadoras realizam as várias operações aritméticas sobre os números representados em forma binária. Na adição binária apenas quatro situações podem ocorrer
CPU. CPU Unidade Central de Processamento. Função: leitura, escrita e processamento de dados
CPU CPU Unidade Central de Processamento Função: leitura, escrita e processamento de dados Constituída por: dispositivos que gerem a entrada (leitura) e saída (escrita) de dados; registos (memórias auxiliares)
Organização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
ELETRÔNICA DIGITAL I
ELETRÔNICA DIGITAL I Parte 2 Aritmética Digital Professor Dr. Michael Klug 1 Sistema Decimal: Sistema Binário: Adição Binária carry 1 472 246 718 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S=AB C=carry 2
RELOGIO MEMÓRIA USO DA NUMERAÇÃO BINÁRIA. 02. Explique a função do barramento de endereços no Modelo Barramento de Sistemas.
01. Cite três conceitos introduzidos por Von Newman RELOGIO MEMÓRIA USO DA NUMERAÇÃO BINÁRIA 02. Explique a função do barramento de endereços no Modelo Barramento de Sistemas. BARRAMENTO DE ENDEREÇOS:
Microprocessadores I. Aula 6 Arquitetura do Microprocessador Pinagem e Diagrama de Temporização
Microprocessadores I Aula 6 Arquitetura do Microprocessador 8085 - Pinagem e Diagrama de Temporização 1 O 8085 contém em seu CI circuitos para executar operações de cálculos e comunicação com periféricos.
Unidade III. Sistemas Numéricos e o Computador
III.1 - O Sistema Decimal - Base: 10 - Dígitos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 Unidade III Sistemas Numéricos e o Computador Raimundo G. Nóbrega Filho - UFPB - CCEN - DI Notas de aula da disciplina Introdução
Sistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Laboratório de Microprocessadores e Microcontroladores
Escola de Engenharia Elétrica, Mecânica e de Computação Universidade Federal de Goiás Laboratório de Microprocessadores e Microcontroladores Experimento 2: Interrupções Externas e Relés Alunos: Matrícula:
William Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle
William Stallings Organização de computadores digitais Capítulo 14 Operação da Unidade de Controle Microoperações o A execução de um programa em um computador se faz através: o do ciclo de Busca e Execução.
Sistemas Digitais Transferências entre Registradores
Sistemas Digitais Transferências entre Registradores Referência Bibliográfica: Logic and Computer Design Fundamentals Mano & Kime Adaptações: josé artur quilici-gonzalez Sumário Transferências entre Registradores
Ministério da Educação UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Aula 2. Cibele Lemos Freire Viginoski
Aula 2 Cibele Lemos Freire Viginoski Registradores R0-R7: disponíveis para todas as instruções R8-R15: disponíveis para algumas instruções R13: SP (Stack Pointer) Pilha obrigatoriamente LIFO decrescente
