MICROPROCESSADORES E MICROCONTROLADORES

Transcrição

1 MICROPROCESSADORES E MICROCONTROLADORES Microprocessador8085 José Wilson Lima Nerys [email protected] Goiânia, Microprocessador 8085

2 Evolução de Conhecimentos até Microprocessadores 2 2 Microprocessador 8085

3 Materiais Elétricos Estudo de materiais isolantes, condutores e semicondutores características. P N Junção PN Diodo P P N P N Transistores de Junção PNP e NPN N P N 3 3 Microprocessador 8085

4 Eletrônica Aplicações de Diodos e Transistores retificadores, amplificadores, ceifadores, filtros, multivibradores biestáveis. 4 4 Microprocessador 8085

5 Sistemas Digitais Sistemas de numeração e códigos binários. Portas Lógicas. Álgebra Booleana. Circuitos lógicos combinacionais. Codificadores, decodificadores, multiplexadores e demultiplexadores. Aritmética binária. Circuitos lógicos seqüenciais (contadores e registradores). Flip-flop Porta NAND 5 5 Microprocessador 8085

6 Contadores Registradores Flip-flops Microprocessador Somadores Codificadores Decodificadores 6 6 Microprocessador 8085

7 Estrutura Básica de Um Computador 7 7 Microprocessador 8085

8 CPU 8 8 Microprocessador 8085

9 Microprocessador É a CPU de um computador construído num único Circuito Integrado. Contém essencialmente a unidade de controle, a unidade lógica e aritmética e registradores. Precisa de periféricos tais como memória e unidade de entrada e saída, para a formação de um sistema mínimo. CPU Registradores Memória Unidade Controle ULA Unidade de Entrada e Saída 9 9 Microprocessador 8085

10 Microcontrolador Computador completo construído num único Circuito Integrado. Os microcontroladores são normalmente utilizados para aplicações específicas. Eles contêm normalmente portas seriais, portas de entrada e saída paralelas, timers, contadores, controles de interrupção, memórias RAM e ROM. CPU Registradores Unidade Controle ULA Memória Unidade de Entrada e Saída Microprocessador 8085

11 Funções Básicas do Computador: Processamento de dados (ex.: execução de uma adição ou de uma função lógica); Armazenamento de dados (ex.: armazenamento temporário na memória RAM, Disco, DAT, etc.); Movimentação de dados (comunicação com mundo exterior: teclado, monitor, impressora); Controle (controle das funções anteriores) Microprocessador 8085

12 CPU - Central Processing Unit - Unidade Central de Processamento (UCP). É responsável por buscar e executar instruções na memória e também pelo controle do computador. Memória - Local para armazenamento de dados e programas. I/O - Unidade Entrada (Input) e Saída (Output): Promove a movimentação de dados entre o computador e o ambiente externo Microprocessador 8085

13 Unidade Central de Processamento (CPU) Control Unit - Unidade de Controle (UC) - tem por função básica o controle das demais unidades da CPU. ALU (Aritmetic and Logic Unit) - Unidade Lógica e Aritmética (ULA) - realiza funções básicas de processamento de dados (adição, subtração, funções lógicas, etc.). Registers - Registradores - São usados para o armazenamento interno da CPU. Existem diversos registradores na CPU e o principal deles é chamado de Acumulador Microprocessador 8085

14 Memória De um modo geral a memória do computador contém: N palavras de tamanho fixo: cada palavra está vinculada a um endereço único) Linhas de controles, sendo as principais: read leitura write escrita Microprocessador 8085

15 Memória RAM Permite a leitura e a gravação de dados. Memória Dinâmica (DRAM) Baixa densidade, mas lenta. Capacitores com circuitos com atualização de dados - refresh. Memória estática (SRAM) Alta densidade. Rápida. Baseada em Flip-flops. Memória CACHE - Pequena quantidade de memória RAM estática (SRAM) usada para acelerar o acesso à memória principal (RAM dinâmica). Quando há necessidade de transferir dados da (para) memória dinâmica, estes são antes transferidos para a memória cache Microprocessador 8085

16 Memória ROM (Read-Only Memory) Memória que permite apenas a leitura, ou seja, as suas informações são gravadas pelo fabricante uma única vez (no caso do tipo PROM) e após isso não podem ser alteradas ou apagadas, somente acessadas. Alguns tipos de memória ROM: PROM (Programmable Read-Only Memory) Podem ser escritas com dispositivos especiais mas não podem mais ser apagadas. EPROM (Erasable Programmable Read-Only Memory) Podem ser apagadas pelo uso de radiação ultravioleta permitindo sua reutilização. EEPROM (Electrically Erasable Programmable Read-Only Memory) O seu contéudo pode ser modificado eletricamente. Memória FLASH São semelhantes às EEPROMs, porém mais rápidas e de menor custo Microprocessador 8085

17 Unidade de Entrada e Saída (I/O) Há divisão de meio interno (barramento do computador) e meio externo (linhas de acesso a periféricos); Constituído de M Portas (cada uma das interfaces aos periféricos: impressoras, mouse, scanner, vídeo, etc.). Cada uma das portas está vinculada a um endereço ou a uma faixa única de endereços; Envia sinais de interrupção para a CPU Microprocessador 8085

18 Barramento Meio físico usado para o transporte de um conjunto de sinais digitais usados para comunicação entre o processador, a memória e o meio externo. Barramento de sistema - barramento específico para a comunicação entre o processador e a memória Para a comunicação com os periféricos os três tipos mais comuns de barramento são: barramento ISA, barramento PCI e barramento AGP Microprocessador 8085

19 Barramento ISA (Industry Standard Architecture) originado no IBM PC na versão de 8 bits aperfeiçoado no IBM PC AT / slots de 8 e 16 bits transferência de dados grupos de 8 ou 16 bits / clock de 8 MHz fax/modem, placas de som e placas de rede Microprocessador 8085

20 Barramento PCI (Peripheral Component Interconnect) Desenvolvido pela Intel em 1992 Processador Pentium Taxa de transferência de até 132 MB/s com 32 bits Opera com 32 ou 64 bits Suporte para o padrão PnP (Plug and Play) Clock é geralmente de 33 MHz Placa de vídeo, placa de som, placa de rede, modem, adaptadores USB Microprocessador 8085

21 Barramento PCI - X (PCI Express) O barramento PCI-X é uma extensão do barramento PCI voltado para o mercado de servidores de rede. Opera com 64 bits Clock de até 133 MHz Taxa de Transferência de 533 MB/s a MB/s Microprocessador 8085

22 Barramento AGP (Accelerated Graphics Port) Desenvolvido pela Intel - aumentar a taxa de transferência entre a CPU e a placa de vídeo melhorando o desempenho de operação com gráficos Incorporado à CPU de processadores Pentium II mais modernos. Principal vantagem: Uso de maior quantidade de memória para armazenamento de texturas para objetos tridimensionais Alta velocidade no acesso a essas texturas para aplicação na tela Microprocessador 8085

23 Placa Mãe Microprocessador 8085

24 Definições Básicas de Microprocessadores Microprocessador 8085

25 Índice de Desempenho de Processadores O aumento de desempenho (velocidade de processamento) de processadores gira em torno: Aumento de clock Aumento do número interno de bits Aumento do número externo de bits Redução do número de ciclos para executar cada instrução Aumento da capacidade e velocidade da memória cache Execução de instruções em paralelo Microprocessador 8085

26 MIPS - Millions of Instructions Per Seconds (Milhões de Instruções Por Segundo): É uma unidade de desempenho do microprocessador. FLOPS - FLOating point instructions Per Seconds (Instruções com Ponto Flutuante Por Segundo). É também uma unidade de desempenho do microprocessador. Indica a capacidade de trabalhar com números decimais. Representação em Ponto Fixo - Sistema numérico no qual o ponto está implicitamente fixo (à direita do digito mais a direita). Representação em Ponto Flutuante - Sistema numérico no qual um número real é representado por um par distinto de numerais: uma mantissa (ou significante) e um expoente. Possibilita representação de números fracionários Microprocessador 8085

27 Bit Abreviatura para Binary Digit, ou, Dígito Binário. Pode assumir valor 0, que corresponde a tensão O V, ou 1, que representa normalmente uma tensão de 5 V ou 3,3 V. Byte Conjunto de 8 bits. É a unidade básica de dados nos computadores, que também utilizam alguns múltiplos de 8, tais como 16 bits (Word) e 32 bits (Dword) Microprocessador 8085

28 Set de Instruções Conjunto de Instruções - Conjunto de Mnemônicos (siglas que fazem lembrar uma ação) que representam todas as instruções do processador. Cada processador possui o seu set de instruções particular. O microprocessador 8085 possui 74 instruções. BIOS Basic Input/Output System É o conjunto mínimo de instruções necessárias para a inicialização do computador. Também gerencia o fluxo de dados entre o sistema operacional do computador e os dispositivos periféricos conectados Microprocessador 8085

29 Alguns Exemplos de Aplicação de Microprocessadores e Microcontroladores Microcomputadores, Calculadoras, Relógios Digitais, Controle de Fornos Micro-ondas, Lavadora de Roupas, Video Games e outros brinquedos, Controle de Motores, Controle de Tráfego, Alarmes e Sistemas de Segurança, Telefone Celular Microprocessador 8085

30 Alguns Exemplos de Projetos Finais Implementados Usando Microcontroladores na EEEC Controle Escalar de Motor de Indução, Controle de Motor de Corrente Contínua, Sistema de Controle de Portão Eletrônico, Sistema de Controle de Acesso ao Laboratório, Sistema de Controle de Presença em Sala de Aula (Diário Eletrônico), Sistema de Controle de Umidade e Temperatura de uma Sala, Sistema de Monitoramento de Batimentos Cardíacos, Sistema de Monitoramento de Temperatura e Umidade de Estufas, Sistema de Controle de Acesso a Estacionamentos, Sistema de Monitoramento de Tarifação de Telefone, Sistema de Controle para Centrífugas de Apiários, Sistema de Suporte para Deficientes Visuais Microprocessador 8085

31 Sistemas de Numeração Microprocessador 8085

32 Sistema Posicional Sistema não Posicional Microprocessador 8085

33 Sistema Posicional Sistema não Posicional Microprocessador 8085

34 Sistema Binário - O sistema binário é o sistema de numeração que o computador entende. Utiliza 2 dígitos: 0 e 1 ou (OFF e ON) ou (0V e 5V) ou (0V e 3,3V). Exemplo: o dígito: Armazena o equivalente a 2 0 (1). No ex.: o dígito: Armazena o equivalente a 2 1 (2). No ex.: o dígito: Armazena o equivalente a 2 2 (4). No ex.: o dígito: Armazena o equivalente a 2 7 (128): No ex.: A soma destas parcelas resulta no seguinte equivalente decimal: = Microprocessador 8085

35 No sistema binário a ponderação é dada pelo número 2 elevado à potência representada pela coluna, sendo que a 1 a coluna é 0, a segunda coluna é 1 e assim sucessivamente. 1 kbyte = 2 10 = bytes 1 Mbyte = 2 10 x 2 10 = bytes = kbytes; 1 Gbyte = 2 10 x 2 10 x 2 10 = bytes = Mbytes Microprocessador 8085

36 Sistema BCD (Binary-Coded Decimal) O Sistema BCD é o sistema em que se combina o sistema binário e o sistema decimal. É utilizado como formato de saída de instrumentos. Utiliza 2 dígitos: 0 e 1 que são dispostos em grupos de 4 dígitos, utilizados para representar um dígito decimal (número 0 até 9). A representação de um número maior que 9 deve ser feita por outro grupo de 4 bits, com a ponderação dada pelo sistema decimal. Exemplo: = Note a diferença entre este valor e o valor do número binário = Microprocessador 8085

37 Sistema Octal - O Sistema Octal é baseado nos mesmos princípios do decimal e do binário, apenas utilizando base 8. Utiliza 8 dígitos: 0 a 7. Exemplo: o dígito: Armazena o equivalente a 8 0 (1). No ex.: o dígito: Armazena o equivalente a 8 1 (8). No ex.: o dígito: Armazena o equivalente a 8 2 (64). No ex.: o dígito: Armazena o equivalente a 8 3 (512). No ex.: O equivalente decimal é: = Microprocessador 8085

38 Sistema Hexadecimal - O Sistema Hexadecimal é baseado nos mesmos princípios do decimal e do binário, apenas utilizando base 16. Utiliza 16 dígitos: 0 a 9, A, B, C, D, E, F. Exemplo: 20DH ou 20Dh ou 20D 16 1 o dígito: Armazena o equivalente a 16 0 (1). No ex.: o dígito: Armazena o equivalente a 16 1 (16). No ex.: o dígito: Armazena o equivalente a 16 2 (256). No ex.: O equivalente decimal é: = Microprocessador 8085

39 Conversão de Base O sistema hexadecimal é mais fácil de trabalhar que o sistema binário e é geralmente utilizado para escrever endereços. Na conversão de hexadecimal para binário, cada dígito hexadecimal é convertido em 4 dígitos binários equivalentes. Exemplo: 7 D 3 F 16 = Na conversão de binário para hexadecimal, cada grupo de 4 dígitos binários é convertido em 1 dígito hexadecimal equivalente. Ex.: = = A 1 B Microprocessador 8085

40 Conversão de Base Representação: r 2 r 1 r 0 Valor hexadecimal correspondente a 1234: 4D2h Microprocessador 8085

41 Conversão de Base (algoritmo genérico) A divisão termina quando o quociente é zero Se q 0 = 0 Valor = q 0 B+ r 0 = 0.B + r 0 = r 0 Se q1 = 0 Valor = q 0 B+ r 0 q 0 = q 1.B + r 1 = 0.B + r 1 = r 1 ou, Valor = r 1.B+ r 0 Representação: r 1 r 0 Se q2 = 0 Valor = q 0 B+ r 0, q 0 = q 1.B + r 1 q 1 = q 2.B + r 2 = 0.B + r 2 = r 2 Valor = r 2 B 2 + r 1 B + r 0 Representação: r 2 r 1 r Microprocessador 8085

42 Representação de números positivos e negativos Microprocessador 8085

43 Valor Simétrico de um Número Número binário: a = (complemento de 1 de a) + 1 = = complemento de 2 de a = 2 n a Número decimal: a = (complemento de 9 de a) + 1 = = complemento de 10 de a = 10 n a Microprocessador 8085

44 Subtração Usando Adição Número binário: a b = a + (complemento de 2 de b) a b = a + (2 n b) Exemplo para um número binário de 4 dígitos: a 1 = a + (2 4 1) = a + ( ) = a a 3 = a + (2 4 3) = a + ( ) = a Se a = 1001 (9 10 ) a 1 = = 1000 a 3 = = 0110 ou a 1 = = (despreza-se o quinto dígito) a 3 = = (número é de 4 dígitos) Microprocessador 8085

45 Subtração Usando Adição Número decimal: a b= a + (complemento de 10 de a) a b = a + (10 n b) Exemplo para um número decimal de 2 dígitos: a 1 = a + (10 2 1) = a + (100 1) = a + 99 a 3 = a + (10 2 3) = a + (100 3) = a + 97 Se a = 94 a 1 = 94 1 = 93 a 3 = 94 3 = 91 ou a 1 = = 1 93 (despreza-se o terceiro dígito) a 3 = = 1 91 (o número é de 2 dígitos) Microprocessador 8085

46 Operações Aritméticas no Microprocessador Adição Adição direta Subtração Adição com o complemento de 2 Multiplicação Várias adições Divisão Várias adições com complemento de Microprocessador 8085

47 Arquitetura, Características e Princípio de Funcionamento Microprocessador 8085

48 Características Barramento de endereços: 16 bits Barramento de dados: 8 bits Capacidade de endereçamento de memória: 64 kb (65.536) Registradores internos: 8 bits e 16 bits Número de transistores: 6500 Velocidade de clock: 5 MHz Capacidade de processamento: 0,37 MIPS Microprocessador 8085

49 Microprocessador 8085 Entrada do gerador de clock interno Saída e Entrada serial Entradas para pedidos de interrupção Sinal de reconhecimento de pedido de interrupção enviado por INTR Linhas utilizadas para dados e para endereços Microprocessador 8085

50 Microprocessador 8085 Alimentação (5V) e Terra (Address Latch Enable) Permite ao hardware externo distinguir os dados dos endereços e é concebido para ser usado como sinal de clock para um latch que captura os endereços. Indicam o estado em que se encontra o 8085: Retenção (0 0) Escrita (0 1) Leitura (1 0) Interrupção (1 1) Linhas exclusivas para endereços. Parte mais significativa do endereço Microprocessador 8085

51 Microprocessador 8085 Permite reinicializar o O contador de programa vai para 0000h Entrada para geração de estados de espera (wait states) Sinais do Barramento de Controle Saída que indica aos periféricos a reinicialização do 8085 Entrada de pedido de utilização de barramento para acesso direto à memória Saída que indica ao periférico que o barramento está disponível Microprocessador 8085

52 Microprocessador 8085 IO/M, RD\ e WR\ Sinais do Barramento de Controle IO-M\ WR\ RD\ Significado Exemplo Escrita em memória STA 2100H 0-0 Leitura de memória LDA 2100H Escrita em E/S OUT 80H 1-0 Leitura de E/S IN 80H Operação interna INR A Microprocessador 8085

53 Arquitetura do Microprocessador 8085

54 Arquitetura do Microprocessador 8085

55 Princípio de Funcionamento LOAD CLOCK ENABLE A B LOAD CLOCK LOAD CLOCK ENABLE C D ENABLE LOAD CLOCK ENABLE Microprocessador 8085

56 Princípio de Funcionamento CARREGA (LOAD) D Q HABILITA SAÍDA (OE) Chave 3 estados Entrada X CLK Flipflop Saída Y Linha do barramento CARREGA (LOAD) HABILITA SAÍDA (OUTPUT ENABLE) (OE) COMENTÁRIO 0 0 Registradores isolados do barramento. Barramento flutuando 0 1 Transfere dados do registrador para o barramento 1 0 Carrega o registrador com os dados do barramento Microprocessador 8085

57 Princípio de Funcionamento Microprocessador 8085

58 Princípio de Funcionamento MOV D,A LOAD CLOCK ENABLE A = 10H B LOAD CLOCK LOAD CLOCK ENABLE C D D = 10 H ENABLE LOAD CLOCK 58 ENABLE 58 Microprocessador 8085

59 Sistema Mínimo CPU Microprocessador 8085

60 Frequência de Clock CLK Ciclo de Clock f = clock f cristal A: f cristal = 500 khz a 3,125 MHz 8085A-2: f cristal = 500 khz a 5 MHz Exemplo: Se f cristal = 2 MHz f clock = 1 MHz T clock = 1 µs Microprocessador 8085

61 Ciclos de Clock, de Máquina e de Instrução Ciclo de Instrução Ciclo de Instrução Ciclo de Máquina 1: M1 Ciclo de Máquina 2 : M2 CLK Estados T1 T2 T3 T4 T1 T2 T3 Ciclo de Busca Ciclo de Execução Ciclo de Execução Microprocessador 8085

62 Diagrama de Temporização M1 M2 CLK Estados T1 T2 T3 T4 T1 T2 T3 ALE PC FORA PC+1 PC INST IR PC FORA PC+1 PC INST IR A15-A8 PC H PC H AD7-AD0 PC L INST PC L INST Microprocessador 8085

63 Diagrama de Temporização M1 M2 T1 T2 T3 T4 T1 T2 T3 PC FORA PC+1 PC INST IR SBE PC FORA PC+1 PC INST IR A15-A8 PC H PC H AD7-AD0 PC L INST PC L INST ALE RD\ WR\ IO-M\ Microprocessador 8085

64 Diagrama de Temporização ADD B e MOV B,A M1 M2 T1 T2 T3 T4 T1 T2 T3 ADD B PC FORA PC+1 PC INST IR B TMP SBE A+TMP A MOV B,A PC FORA PC+1 PC INST IR A TMP A15-A8 PC H PC H AD7-AD0 PC L INST PC L INST ALE RD\ WR\ IO-M\ Microprocessador 8085

65 Ciclo de Busca de ADD B: Princípio de Funcionamento T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços de PC para o barramento. PC Endereço Barramento Endereço ROM ALE RD\ M\ CLK T Microprocessador 8085

66 Ciclo de Busca de ADD B: Princípio de Funcionamento T2: Na descida do sinal de clock o PC é incrementado em 1. Barramento disponível para outras operações. PC = PC + 1 CLK T1 T Microprocessador 8085

67 Ciclo de Busca de ADD B: Princípio de Funcionamento T3: Leitura do código da instrução (ROM). O código é transferido para o barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda da ROM. Instrução é decodificada no Decodificador ROM Código Barramento Código IR RD\ ENABLE LOAD M\ CLK T1 T2 T Microprocessador 8085

68 Ciclo de Execução de ADD B: T4: Conteúdo de B é transferido para o barramento Princípio de Funcionamento Conteúdo do barramento é transferido para um registrador temporário e, depois para a unidade lógica e aritmética B Dados Barramento Dados TEMP ENABLE LOAD CLK T1 T2 T3 T Microprocessador 8085

69 Princípio de Funcionamento Ciclo de Busca de MOV B,A e Execução de ADD B: T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços de PC para o barramento. PC Endereço Barramento Endereço ROM ALE ALE RD\ M\ CLK T1 T2 T3 T4 T1 M Microprocessador 8085

70 Princípio de Funcionamento Ciclo de Busca de MOV B,A e Execução de ADD B: T2: Na descida do sinal de clock o PC é incrementado em 1. Barramento disponível finalizar a instrução ADD B. TEMP PC = PC + 1 ENABLE ULA TEMP+A Barramento A TEMP+A ENABLE LOAD CLK T1 T2 T3 T4 T1 M2 70 T2 M2 70 Microprocessador 8085

71 Ciclo de Busca de MOV B,A: Princípio de Funcionamento T3: Leitura do código da instrução (ROM). O código é transferido para o barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda da ROM. Instrução é decodificada no Decodificador ROM Código Barramento Código IR RD\ ENABLE LOAD M\ CLK T1 T2 T3 T4 T1 M2 T2 M2 71 T3-M2 71 Microprocessador 8085

72 Princípio de Funcionamento Ciclo de Execução de MOV B,A: T4: Conteúdo de A é transferido para o barramento Conteúdo do barramento é transferido para um registrador temporário e, depois para o registrador B, no estado T2 da próxima instrução. A Dados Barramento Dados TEMP ENABLE LOAD CLK T1 T2 T3 T4 T1 T2 T3 T4 72 Microprocessador

73 Formato das Instruções Microprocessador 8085

74 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 ADD B PC FORA PC+1 PC INST IR B TMP SBE A+TMP A ADD B Adiciona o conteúdo de B ao conteúdo do Acumulador A Instrução de 1 byte End Instrução/ Dado Código xxxx H 1o byte OPCODE End ADD B Instrução/ Dado Código xxxx H ADD B 80 H Microprocessador 8085

75 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 MOV B,A PC FORA PC+1 PC INST IR A TMP SBE TMP B MOV B,A Copia o conteúdo do Acumulador A no registrador B Instrução de 1 byte End Instrução/ Dado Código xxxx H 1o byte OPCODE MOV B,A End Instrução/ Dado Código xxxx H MOV B,A 47 H Microprocessador 8085

76 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 MVI reg, byte PC FOR A PC+1 PC INST IR X PC FOR A PC+1 PC byte reg MVI reg,byte Carrega o registrador reg com valor byte Instrução de 2 bytes End Instrução/Dado Código xxxx H 1o byte OPCODE MVI reg, byte End Instrução/Dado Código xxxx H MVI A, 5DH 3E H xxxx + 1 2o byte Dado xxxx + 1 5D H Microprocessador 8085

77 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 ADI byte PC FORA PC+1 PC INST IR X PC FORA PC+1 PC byte TMP ADI byte Adiciona o byte ao conteúdo do Acumulador A Instrução de 2 bytes End Instrução/Dado Código xxxx H 1o byte OPCODE M3 T1 T2 T3 SBE A+TMP A ADI byte End Instrução/Dado Código xxxx H ADI 5DH C6 H xxxx + 1 2o byte Dado xxxx + 1 5D H Microprocessador 8085

78 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 LOAD adr PC FORA PC+1 PC INST IR X PC FORA PC+1 PC Byte L Z M3 T1 T2 T3 PC FORA PC+1 PC Byte H W M4 T1 T2 T3 WZ FORA M WZ A LOAD adr Carrega no Acumulador o conteúdo do endereço adr Instrução de 3 bytes LOAD adr End Instrução/Dado Código xxxx H 1o byte OPCODE End Instrução/Dado Código xxxx H LOAD 2030H 3A H xxxx + 1 2o byte Dados L xxxx + 2 3o byte Dados H xxxx + 1 xxxx H 20 H Microprocessador 8085

79 Diagramas de Temporização e Formato das Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 STA adr PC FORA PC+1 PC INST IR X PC FORA PC+1 PC Byte L Z M3 T1 T2 T3 PC FORA PC+1 PC Byte H W M4 T1 T2 T3 WZ FORA A M WZ STA adr Transfere conteúdo do Acumulador para o endereço adr Instrução de 3 bytes STA adr End Instrução/Dado Código End Instrução/Dado Código xxxx H 1o byte OPCODE xxxx H STA 2030H 32 H xxxx + 1 2o byte Dados L xxxx + 2 3o byte Dados H xxxx + 1 xxxx H 20 H Microprocessador 8085

80 Outras Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 INR reg PC FOR A PC+1 PC INST IR Reg TMP SBE ULA reg INR reg Incrementa em 1 o conteúdo do registrador reg INR C Opcode: 0C H M1 M2 T1 T2 T3 T4 T1 T2 T3 DCR reg PC FOR A PC+1 PC INST IR Reg TMP TMP +1 ULA SBE ULA reg DCR reg Decrementa em 1 o conteúdo do registrador reg DCR B Opcode: 05 H Microprocessador 8085

81 Outras Instruções M1 M2 T1 T2 T3 T4 T1 T2 T3 INR M PC FORA PC+1 PC INST IR HL FORA M HL TMP + 1 TMP ULA M3 T1 T2 T3 HL FORA ULA M HL INR M Incrementa em 1 o conteúdo da posição de memória apontada pelo par HL Microprocessador 8085

82 Modos de Endereçamento e Grupos de Instruções Microprocessador 8085

83 Modos de Endereçamento Imediato MVI A,03H ADI 15 H Direto LDA 2010 H JMP 2005 H Por Registrador MOV A,B ADD B Indireto por Registrador MOV M,A Microprocessador 8085

84 Grupos de Instruções Grupo de Transferência de Dados Grupo Aritmético MOV A,B MVI A,03H ADI 15 H, SUB C, INR A Grupo Lógico ANA B (A and B) ORA C (A or C) Grupo de Desvio JMP 2005 H, JNZ 2000H Grupo de Controle, Pilha, Entrada/Saída 84 PUSH PSW IN Porta 84 Microprocessador 8085

85 Exemplos Imediato + Transferência de Dados MVI A,03H M1 M2 T1 T2 T3 T4 T1 T2 T3 MVI reg, byte PC FOR A PC+1 PC INST IR X PC FOR A PC+1 PC byte reg MVI reg,byte Carrega o registrador reg com valor byte Microprocessador 8085

86 Exemplos Registrador + Grupo Aritmético INR reg M1 M2 T1 T2 T3 T4 T1 T2 T3 INR reg PC FOR A PC+1 PC INST IR Reg TMP SBE ULA reg INR reg Incrementa em 1 o conteúdo do registrador reg Microprocessador 8085

87 Exemplos Indireto por Registrador + Grupo de Controle, Pilha, Entrada/Saída INR M M1 M2 T1 T2 T3 T4 T1 T2 T3 INR M PC FORA PC+1 PC INST IR HL FORA M HL TMP + 1 TMP ULA M3 INR M Incrementa em 1 o conteúdo da posição de memória apontada pelo par HL T1 T2 T3 HL FORA ULA M HL Microprocessador 8085

88 Registrador de Flags Microprocessador 8085

89 Registrador F: Registra o estado da última operação realizada na ULA Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Microprocessador 8085

90 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Flag de Sinal: Assume valor 0 para número positivo (bit 7 = 0) e 1 para negativo (bit 7 = 1) Flag de Zero: Assume valor 0 para número diferente de zero e 1 para número igual a zero. Flag Auxiliar de Carry: Assume valor 1 quando há transporte do Bit 3 para o Bit Microprocessador 8085

91 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S Z AC P CY Flag de Paridade: Assume valor 1 quando há uma quantidade par de dígitos 1no acumulador. Assume valor 0 quando há uma quantidade ímpar. Flag de Carry: Assume valor 1 quando há transporte do Bit 7 para o bit 8 (O Bit 8 é fora do acumulador) Microprocessador 8085

92 Exemplo de Operação e os Flags resultantes Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit CY = 1 Houve transporte do bit 7 para o bit 8 P = 1 Há quantidade par (2) de dígitos 1 no acumulador (O 1 do bit 8 está fora do acumulador AC = 1 Houve transporte do bit 3 para o bit 4 Z = 0 O resultado da adição é diferente de zero S = 0 O bit 7 do acumulador é zero (número positivo) S Z AC P CY F = 15 H ou F = 3F H ou F = 1F H ou Microprocessador 8085

93 Exemplo de Operação e os Flags resultantes Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit CY = 1 Houve transporte do bit 7 para o bit 8 P = 1 Há quantidade par (0) de dígitos 1 no acumulador (O 1 do bit 8 está fora do acumulador AC = 0 Não houve transporte do bit 3 para o bit 4 Z = 1 O resultado da adição é igual a zero S = 0 O bit 7 do acumulador é zero (número positivo) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit F = 45 H ou F = 6F H ou F = 4F H ou 93 Microprocessador 8085

94 Exemplo de Subtração Direta Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit CY = 0 Não houve empréstimo do bit 8 para o bit 7 P = 0 Há quantidade par (0) de dígitos 1 no acumulador (O 1 do bit 8 está fora do acumulador AC = 0 Não houve empréstimo do bit 4 para o bit 3 Z = 0 O resultado da adição é diferente de zero S = 0 O bit 7 do acumulador é zero (número positivo) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit F = 00 H ou F = 2A H ou F = 02F H ou Microprocessador 8085

95 Exemplo de Subtração com Complemento de 2 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit Carry = 1 CY = 0 Houve transporte do bit 7 para o bit 8, mas com complemento de 2 P = 0 Há quantidade ímpar (3) de dígitos 1 no acumulador Auxiliar = 1 AC = 0 Houve transporte do bit 3 para o bit 4, mas no complemento de 2 Z = 0 O resultado da adição é diferente de zero S = 0 O bit 7 do acumulador é zero (número positivo) Microprocessador 8085

96 Exemplos de Operações Condicionadas às Flags JC endereço Jump if Carry Pula para o endereço indicado se CY = 1 JNC endereço Jump if Not Carry Pula para o endereço indicado se CY = 0 JZ endereço Jump if Zero Pula para o endereço indicado se Z = 1 (resultado da última operação é igual a zero) JNZ endereço Jump if Not Zero Pula para o endereço indicado se Z = 0 (resultado da última operação é diferente de zero) Microprocessador 8085

97 Exemplos de Operações Condicionadas às Flags Endereço Mnemônico Código 2000 H MVI A,F0H 3E F H ADI 01H C H JC 200F H DA 0F H JMP 2002 H C Endereço Mnemônico Código 2000 H MVI A,F0H 3E F H ADI 01H C H JC 2000 H DA H JMP 2002 H C F H HLT Microprocessador 8085

98 Exemplos de Operações Condicionadas às Flags Endereço Mnemônico Código 2000 H MVI A,F0H 3E F H ADI 01H C H JNC 2002 H D H JMP 2000 H C Microprocessador 8085

99 Exemplos de Operações Condicionadas às Flags Endereço Mnemônico Código 2000 H MVI A,F0H 3E F H ADI 01H C H JZ 2000 H CA H JMP 2002 H C Microprocessador 8085

100 Exemplos de Operações Condicionadas às Flags Endereço Mnemônico Código 2000 H MVI A,F0H 3E F H ADI 01H C H JNZ 2002 H C H JMP 2000 H C Microprocessador 8085

101 Pilha Microprocessador 8085

102 Região de memória usada para guardar endereço de retorno e valores temporários Instruções que usam a pilha: CALL RET PUSH POP Interrupções SP Endereço Mnemônico Código 2000 H LXI SP,20FFH 31 FF H 2004 H xxxxx xxxxx xxxxx xxxxx 20FF H Microprocessador 8085

103 Transferência de dados envolve sempre um par de bytes 16 bits O byte mais significativo é sempre guardado primeiro na pilha O byte menos significativo é retirado primeiro da pilha O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último valor armazenado) Registradores utilizados PSW A + Flags B B + C D D + E H H + L Microprocessador 8085

104 PUSH reg16 guarda conteúdo do registrador de 16 bits na pilha 1. O valor de SP é decrementado em 1 2. O byte mais significativo é armazenado na posição SP 1 3. O valor de SP é decrementado em 1 4. O byte menos significativo é armazenado na posição SP 2 POP reg16 carrega registrador de 16 bits com conteúdo da pilha 1. O conteúdo apontado por SP é copiado para o byte menos significativo 2. O valor de SP é incrementado em 1 3. O conteúdo apontado por SP + 1 é copiado para o byte mais significativo 4. O valor de SP é incrementado em Microprocessador 8085

105 Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H F A PUSH PSW Endereço da RAM A 208B 208C 208D Conteúdo 208E F SP após a instrução: 208Eh Flags SP inicial: 2090h 105 PUSH B Endereço da RAM A 208B Conteúdo 208C D E F SP após a instrução: 208Ch C B F A 105 Microprocessador 8085

106 Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H F A Endereço da RAM A 208B POP B Conteúdo 208C D E F SP após a instrução: 208Eh 106 Endereço da RAM A 208B POP PSW Conteúdo 208C D E F SP após a instrução: 2090h C B F A 106 Microprocessador 8085

107 Pilha Exemplo de aplicação Endereço Mnemônico Código 2000 H LXI SP,203FH H MVI A,20H 3E H PUSH PSW F H CALL MOSTRAA CD 6E H POP PSW F1 200A H ADI 01H C C H JNZ 2005 H DA F H JMP 2003 C H Microprocessador 8085

108 Conjunto de Instruções Microprocessador 8085

109 TRANSFERÊNCIA DE DADOS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento MVI r, dado8 (r) (byte 2) 2 7 Imediato MOV r1, r2 (r1) (r2) 1 4 Registrador MOV r, M (r) ((H)(L)) 2 7 Indireto por registrador MOV M, r ((H)(L)) (r) 2 7 Indireto por registrador MVI M, dado8 ((H)(L)) (byte 2) 3 10 Indireto por registrador e imediato LXI rp, dado16 (rh) (byte 3) (rl) (byte 2) 3 10 Imediato Microprocessador 8085

110 TRANSFERÊNCIA DE DADOS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento LDA addr (A) ((byte 3)(byte 2)) 4 13 direto STA addr ((byte 3)(byte 2)) (A) 4 13 direto LHLD addr SHLD addr (L) ((byte 3)(byte 2)) (H) ((byte 3)(byte 2) + 1) ((byte 3)(byte 2)) (L) ((byte 3)(byte 2)+1) (H) 5 16 direto 5 16 direto LDAX rp (A) ((rp)) 2 7 Indireto por registrador STAX rp ((rp)) (A) 2 7 Indireto por registrador XCHG (H) (D) (L) (E) 1 4 registrador Microprocessador 8085

111 ARITMÉTICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas ADD r (A) (A) + ( r ) 1 4 registrador todas ADD M (A) (A) + ( (H) + (L)) 2 7 registrador todas ADI dado8 (A) (A) + (byte 2) 2 7 imediato todas ADC r (A) (A) + ( r ) + (CY) 1 4 registrador todas ADC M (A) (A) + ( (H)(L)) + (CY) 2 7 imediato por registrador todas ACI dado8 (A) (A) + (byte 2) + (CY) 2 7 imediato todas Microprocessador 8085

112 ARITMÉTICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas SUB r (A) (A) ( r ) 1 4 registrador todas SUB M (A) (A) ( (H)(L)) 2 7 indireto por registrador todas SUI dado8 (A) (A) (byte 2) 2 7 imediato todas SBB r (A) (A) ( r ) (CY) 1 4 registrador todas SBB M (A) (A) ((H)(L)) (CY) 2 7 indireto por registrador todas SBI dado8 (A) (A) (byte 2) (CY) 2 7 imediato todas Microprocessador 8085

113 ARITMÉTICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento INR r (r) (r) registrador INR M ((H)(L)) ((H)(L)) indireto por registrador DCR r (r) (r) registrador DCR M ((H)(L)) ((H)(L)) indireto por registrador Flags Afetadas Z, S, P e AC Z, S, P e AC Z, S, P e AC Z, S, P e AC INX rp (rh)(rl) (rh)(rl) registrador nenhuma DCX rp (rh)(rl) (rh)(rl) registrador nenhuma DAD rp ((H)(L)) ((H)(L)) + (rh)(rl) 3 10 registrador CY DAA 1 4 registrador todas Microprocessador 8085

114 Exemplo de Programa: Adição de Números de 16 bits 452 decimal (01 C4 H) decimal (03 9E H) Decimal Hexa C E Abacus: Add 16 bits reg simples.hex Adição usando registradores simples 114 Endereço Mnemônico Código 2000 H LXI SP,203F 31 3F H MVI A,C4h 3E C H MVI B,01h H MVI C,9Eh 0E 9E 2009 H MVI D,03h B H ADD C C H MOV L,A 6F 200D H MOV A,B E H ADC D 8A 200F H MOV H,A H XCHG EB 2011 H CALL MOSTRAD CD H HLT Microprocessador 8085

115 Exemplo de Programa: Adição de Números de 16 bits 452 decimal (01 C4 H) Adição usando registradores duplos decimal (03 9E H) Endereço Mnemônico Código Decimal Hexa C E H LXI SP,203F 31 3F H LXI B, 01C4 H 01 C H LXI H, 039E H 21 9E H DAD B A H XCHG EB 200B H CALL MOSTRAD CD E H HLT 76 Abacus: Add 16 bits reg duplo.hex Microprocessador 8085

116 INSTRUÇÕES LÓGICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas ANA r (A) (A) (r) 1 4 registrador todas ANA M (A) (A) ((H)(L)) 2 7 indireto por registrador todas ANI dado8 (A) (A) (byte 2) 2 7 imediato todas XRA r (A) (A) (r) 1 4 registrador todas XRA M (A) (A) ((H)(L)) 2 7 indireto por registrador todas XRI dado8 (A) (A) (byte 2) 2 7 imediato todas ORA r (A) (A) (r) 1 4 registrador todas ORA M (A) (A) ((H)(L)) 2 7 indireto por registrador todas ORI dado8 (A) (A) (byte 2) 2 7 imediato todas Microprocessador 8085

117 INSTRUÇÕES LÓGICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Flags Afetadas RLC RRC RAL RAR (A n+1 ) (A n ) (A 0 ) (A 7 ) (CY) (A 7 ) (A n ) (A n+1 ) (A 7 ) (A 0 ) (CY) (A 0 ) (A n+1 ) (A n ) (CY) (A 7 ) (A 0 ) (CY) (A n ) (A n+1 ) (CY) (A 0 ) (A 7 ) (CY) 1 4 CY 1 4 CY 1 4 CY 1 4 CY Microprocessador 8085

118 INSTRUÇÕES LÓGICAS Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetada s CMP r (A) (r) 1 4 registrador todas CMP M (A) ((H)(L)) 2 7 indireto por registrador todas CPI dado8 (A) (byte 2) 2 7 imediato todas CMA (A) (A\) 1 4 nenhum a CMC (CY) (CY\) 1 4 CY STC (CY) CY Microprocessador 8085

119 INSTRUÇÕES AND E OR AND A B ANA B OR A B ORA B Microprocessador 8085

120 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO CMP r CPI dado8 Condição Z CY (A) = (r) 1 0 (A) > (r) 0 0 (A) < (r) Microprocessador 8085

121 Exemplo: Programa que identifica o 1 O bit de um número hexadecimal de 1 dígito Endereço Mnemônico Código Hexa 2000 H LXI SP,203FH 31 3F H CALL LETECLA CD E H ANI 01H E H CALL MOSTRAA CD 6E B H JMP 2003 C Abacus: Identifica bit 0.hex Microprocessador 8085

122 Exemplo: Programa para entrar com número de 2 dígitos pelo teclado Endereço Mnemônico Código Hexa 2000 H LXI SP,203FH 31 3F H CALL LETECLA CD E H RLC H RLC H RLC H RLC A H MOV B,A B H CALL LETECLA CD E E H ORA B B0 200F H CALL MOSTRAA CD 6E H JMP 2003 C Abacus: Le 2 digitos.hex 122 Microprocessador 8085

123 INSTRUÇÕES DE DESVIO Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas JMP addr (PC) (byte 3)(byte 2) 3 10 imediato nenhuma J condição addr Se (CCC), então, (PC) (byte 3)(byte 2) 2/3 7/10 imediato nenhuma JNZ addr JZ addr JNC addr JC addr Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma Microprocessador 8085

124 INSTRUÇÕES DE DESVIO Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas JPO addr JPE addr JP addr JM addr Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) Se (CCC), então, (PC) (byte 3)(byte 2) 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma 2/3 7/10 imediato nenhuma Microprocessador 8085

125 INSTRUÇÕES DESVIO Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas CALL addr ((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) (byte 3)(byte 2) 5 18 imediato e indireto por registrador nenhuma C condition addr ((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) (byte 3)(byte 2) 2/5 9/18 imediato e direto por registrador nenhuma RET (PCL) (SP) (PCH) (SP + 1) (SP) (SP) indireto por registrador nenhuma R condição (PCL) (SP) (PCH) (SP + 1) (SP) (SP) + 2 1/3 6/12 indireto por registrador nenhuma Microprocessador 8085

126 DESVIO Mnemônico Genérico RST n PCHL Simbologia ((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) 8 * (NNN) (PCH) (H) (PCL) (L) N O de Ciclos N o de Estados 3 12 Modo de Endereçamento indireto por registrador Flags Afetadas nenhuma 1 6 registrador nenhuma Microprocessador 8085

127 Exemplo: Contagem com parada programada via teclado Universidade Federal de Goiás 127 Endereço Mnemônico Código Hexa 2000 H LXI SP,203FH 31 3F H CALL LETECLA CD E H RLC / RLC / RLC / RLC A H MOV B,A B H CALL LETECLA CD E E H ORA B B0 200F H MOV B,A H MVI A,00H 3E H PUSH PSW F H PUSH B C H CALL MOSTRAA CD 6E H POP B C H POP PSW F H CMP B B8 201A H JZ 2003 CA D H INR A 3C 201E H JMP 2012 H C Abacus: Parada programada.hex 127 Microprocessador 8085

128 CONTROLE, PILHA E I/O Mnemônico Genérico PUSH rp Simbologia ((SP) - 1 (rh) ((SP) - 2 (rl) (SP) (SP) - 2 N O de Ciclos N o de Estados Modo de Endereçamento 3 12 indireto por registrador Flags Afetadas nenhuma PUSH PSW ((SP) - 1 (A) 3 12 indireto por nenhuma ((SP) - 2 (F) registrador (SP) (SP) - 2 POP rp POP PSW (rl) ((SP)) (rh) ((SP) + 1) (SP) (SP) + 2 (F) ((SP)) (A) ((SP) + 1) (SP) (SP) indireto por registrador 3 10 indireto por registrador nenhuma todas Microprocessador 8085

129 CONTROLE, PILHA E I/O Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Modo de Endereçamento Flags Afetadas XTHL (L) ((SP)) 5 16 indireto por nenhuma (H) ((SP) + 1) registrador SPHL (SP) (H) (L) 1 6 registrador nenhuma IN porta (A) (dado 8 bits) 3 10 direto nenhuma OUT porta (dado 8 bits) (A) 3 10 direto nenhuma Microprocessador 8085

130 CONTROLE, PILHA E I/O Mnemônico Genérico Simbologia N O de Ciclos N o de Estados Flags Afetadas EI 1 4 nenhuma DI 1 4 nenhuma HLT 1+ 5 nenhuma NOP 1 4 nenhuma RIM 1 4 nenhuma SIM 1 4 nenhuma Microprocessador 8085

131 Simulador Digital e Programação Assembly Microprocessador 8085

132 CONTAGEM CRESCENTE ININTERRUPTA N INICIO SP 203F H A 20 H PUSH PSW CALL MOSTRAA POP PSW A A + 1 A = 0? S Endereço Mnemônico 2000 H LXI SP,203FH 2003 H MVI A,20H 2005 H PUSH PSW 2006 H CALL MOSTRAA 2009 H POP PSW 200A H ADI 01H 200C H JNZ 2005 H 200F H JMP 2003 Abacus: Contagem.hex Microprocessador 8085

133 MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) N INICIO A 00 H C 03 H A A + 04 H C C 1 C = 0? S DISPLAY A Label Volta: Mnemônico LXI SP,203FH MVI A,00H MVI C,03H ADI 04 H DCR C JNZ Volta CALL MOSTRAA HLT FIM Abacus: 3 x 4 direto.hex Microprocessador 8085

134 MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) Uso de Registrador N INICIO A 00 H B 04 H C 03 H A A + B C C 1 C = 0? S DISPLAY A FIM Label Mnemônico LXI SP,203FH MVI A,00H MVI B,04H MVI C,03H Volta: ADD B DCR C JNZ Volta CALL MOSTRAA HLT Abacus: 3 x 4 registrador.hex Microprocessador 8085

135 MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) Subrotina INICIO A 00 H B 04 H C 03 H CALL multi DISPLAY A HLT multi A A + B C C 1 Abacus: 3 x 4 subrotina.hex N C = 0? RET 135 S Label multi: Mnemônico LXI SP,203FH MVI A,00H MVI B,04H MVI C,03H CALL multi CALL MOSTRAA HLT ADD B DCR C JNZ multi RET 135 Microprocessador 8085

136 MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 1 DÍGITO INICIO CALL LETECLA B A CALL LETECLA C A A 0 CALL multi DISPLAY A N multi A A + B C C 1 C = 0? RET Abacus: Multi 1 dígito.hex 136 S Label repete: multi: Mnemônico LXI SP,203FH CALL LETECLA MOV B,A CALL LETECLA MOV C,A MVI A,00H CALL multi CALL MOSTRAA JMP repete ADD B DCR C JNZ multi RET 136 Microprocessador 8085

137 MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 8 BITS INICIO CALL LETECLA 4 x RLC C A CALL LETECLA ORA C C A 1 1 CALL LETECLA 4 x RLC E A CALL LETECLA ORA E E A D 0 CALL multi CALL MOSTRAD Abacus: Multi 2 dígitos.hex 137 Label Mnemônico LXI SP,203FH CALL LETECLA RLC RLC RLC RLC MOV C,A CALL LETECLA ORA C MOV C,A Microprocessador 8085

138 MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOS Subrotina de Multiplicação multi N HL 0 HL HL + DE C C 1 C = 0? DE HL S Label multi: repete: Mnemônico LXI H,0000H DAD D DCR C JNZ repete XCHG RET RET Microprocessador 8085

139 MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOS PROGRAMA PRINCIPAL Início SP 203F H CALL Leitura CALL multi CALL MOSTRAD Label repete: Mnemônico LXI SP,2080 H CALL Leitura CALL multi CALL MOSTRAD JMP repete Multi 2 dígitos sub.hex Microprocessador 8085

140 MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOS SUBROTINA DE LEITURA DOS 2 DÍGITOS LEITURA CALL LETECLA 4 x RLC C A CALL LETECLA ORA C C A 1 1 CALL LETECLA 4 x RLC E A CALL LETECLA ORA E E A D 0 RET 140 Label Leitura: Mnemônico CALL LETECLA RLC/RLC/RLC/RLC MOV C,A CALL LETECLA ORA C MOV C,A CALL LETECLA RLC/RLC/RLC/RLC MOV E,A CALL LETECLA ORA E MOV E,A MVI D,00H RET 140 Microprocessador 8085

141 CASOS PARTICULARES DE MULTIPLICAÇÃO MULTIPLICAÇÃO POR = 2 4 Mnemônico Comentário RLC A = 2 RLC A = 4 RLC A = 8 RLC A = Microprocessador 8085

142 CASOS PARTICULARES DE MULTIPLICAÇÃO MULTIPLICAÇÃO POR 10 Mnemônico Comentário RLC A = 2 MOV B,A B = 2 RLC A = 4 RLC A = 8 ADD B A = = Microprocessador 8085

143 CASOS PARTICULARES DE MULTIPLICAÇÃO MULTIPLICAÇÃO POR 7 Solução 1 Solução 2 (para 8 < 100H) Mnemônico MOV B,A Comentário B = RLC A = 2 ADD B A = 3 RLC A = 6 ADD B A = 7 Mnemônico MOV B,A Comentário B = RLC A = 2 RLC A = 4 RLC A = 8 SUB B A = Microprocessador 8085

144 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X = Y: Label Mnemônico Comentário CMP reg JNZ continua Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A reg... Bloco de instruções executadas, caso A = reg continua: Continuação do programa Microprocessador 8085

145 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X Y: Label Mnemônico Comentário CMP reg JZ continua Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A = reg... Bloco de instruções executadas,... caso A reg continua: Continuação do programa Microprocessador 8085

146 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Exemplo: Mostrar números de 20 H até 50H INICIO SP 2080 H A 20 H CALL MOSTRAA A = 50H? A A + 1 N S Endereço Mnemônico 2000 H LXI SP,2080H 2003 H MVI A,20H 2005 H PUSH PSW 2006 H CALL MOSTRAA 2009 H POP PSW 200A H CPI 50 H 200C H JZ 2003 H 200A H ADI 01H 200F H JMP 2005 Abacus: Aula6 6.hex Microprocessador 8085

147 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X Y: Label Mnemônico Comentário CMP reg JC continua Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A < reg... Bloco de instruções executadas,... caso A reg continua: Continuação do programa Microprocessador 8085

148 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X > Y: Label Mnemônico Comentário CMP reg JC continua JZ continua Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A < reg Pula para continua, se A = reg... Bloco de instruções executadas, caso A > reg continua: Continuação do programa Microprocessador 8085

149 Exemplo: Mostrar números (da memória) maiores ou iguais a 30 H Início SP 2080 H HL 2050 H C 0A H A M H H N 1 A <30H? N CALL MOSTRAA C C 1 C = 0? Abacus: Maiores ou Iguais.hex 149 S Fim S Mnem. repete: pula: Mnemônico LXI SP,2080H LXI H, 2050H MVI C,0AH MOV A,M INX H CPI 30 JC pula PUSH B PUSH H CALL MOSTRAA POP H POP B DCR C JNZ repete HLT 149 Microprocessador 8085

150 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X Y: Label Mnemônico Comentário CMP reg JZ igual JNC maior Seta flags Z e CY de acordo com resultado de A reg Pula para igual, se A = reg Pula para maior, se A > reg igual:... Bloco de instruções executadas, caso A reg maior: Continuação do programa Microprocessador 8085

151 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X < Y: Label Mnemônico Comentário CMP reg JNC maiorig Seta flags Z e CY de acordo com resultado de A reg Pula para maiorig, se A reg... Bloco de instruções executadas, caso A < reg maiorig: Continuação do programa Microprocessador 8085

152 Exemplo: Mostrar números (da memória) menores ou iguais a 30 H Mnem. Mnemônico Início 1 LXI SP,2080H LXI H, 2050 H SP 2080 H HL 2050 H C 0A H A > 30H? N S repete: MVI C,0A H MOV A,M INX H CPI 30 A M MOSTRA A JZ mostra JNC pula HL HL C C 1 mostra: PUSH B PUSH H CALL MOSTRAA POP H Abacus: Menores-ou-iguais.hex C = 0? Fim S pula: POP B DCR C JNZ repete HLT Microprocessador 8085

153 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X = Y e outro se X Y: Label Mnemônico Comentário CMP reg Seta flags Z e CY de acordo com resultado de A reg JNZ diferente Pula para diferente, se A reg... Bloco de instruções executadas, caso A = reg JMP continua Pula bloco onde A reg diferente: Bloco de instruções executadas, caso A reg continua: Continuação do programa Abacus: Intervalo.hex Abacus: Menores.hex Microprocessador 8085

154 INICIO Subrotina de atraso de tempo B 10 H Endereço Mnemônico N C 20 H C C 1 C = 0? S B B H MVI B,10 H 2022 H MVI C,20 H 2024 H DCR C 2025 H JNZ 2024 H 2028 H DCR B 2029 H JNZ 2022 H N B = 0? RET S 202C H RET Abacus: Atraso.hex Microprocessador 8085

155 Tempo de atraso (supondo 1µs para cada estado) Mnemônico MVI B,10 H MVI C,20 H DCR C JNZ 2024 H DCR B JNZ 2022 H RET Instrução N o de Vezes a instrução é executada N o de Estados de cada Instrução Tempo de cada Estado (µs) Tempo Parcial (µs) MVI B MVI C DCR C 512 = 16x JNZ = 16x (verdadeiro) JNZ 2024 (falso) 16 = 16 x DCR B JNZ repete1 (verdadeiro) JNZ repete1 (falso) RET Tempo Total 7490 µs 7,5 ms Microprocessador 8085

156 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X = Y ou W = Z: Supondo uso de A = X, B = Y, C = W e D = Z Label Mnemônico Comentário continua: CMP B JZ OK MOV A, C CMP D JNZ continua Seta flags Z e CY de acordo com resultado de X Y Pula para OK, se X = Y Carrega em A valor de W. Destrói valor original Seta flags Z e CY conforme resultado de W - Z Pula para continua, se W Z OK:... Bloco de instruções executadas, caso X = Y ou W = Z Continuação do programa Microprocessador 8085

157 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Execução de um Bloco de Instruções se X = Y e W = Z: Supondo uso de A = X, B = Y, C = W e D = Z Label Mnemônico Comentário continua: CMP B JNZ continua MOV A, C CMP D JNZ continua Seta flags Z e CY de acordo com resultado de X Y Pula para continua, se X Y Carrega em A valor de W. Destrói valor original Seta flags Z e CY conforme resultado de W - Z Pula para continua, se W Z... Bloco de instruções executadas, caso X = Y e W = Z Continuação do programa Microprocessador 8085

158 INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO Abacus: Senha.hex Programa que lê pelo teclado uma senha de 4 dígitos (dois bytes) e mostra no display uma contagem decimal crescente de 0 a 60, se a senha digitada for igual à senha previamente guardada em memória Microprocessador 8085

159 Interrupções Microprocessador 8085

160 INTERRUPÇÕES Definição Pedido Interno ou Externo em que o microprocessador suspende as tarefas em execução, atende o pedido de interrupção e volta para encerrar as tarefas anteriores ao pedido. ULA CPU Registradores Unidade Controle Controle de Interrupção Microprocessador 8085

161 INTERRUPÇÕES Como funciona? Pedido de Inter rrupção Programa Principal Instrução 1 Instrução 2 Instrução 3 Instrução 4... HLT Endereço fixo da ROM JMP subrotina Subrotina da Interrupção Instr. 1 Instr RET Microprocessador 8085

162 INTERRUPÇÕES Características Principais Endereço de desvio pré-definido Interrupção vetorada A instrução em execução é encerrada, antes do desvio para atendimento da interrupção Após o atendimento da interrupção, ao executar a instrução RET, o processamento volta para a instrução seguinte àquela que estava sendo executada antes do pedido de interrupção Microprocessador 8085

163 Interrupções Internas Interrupção por Software Instrução Efeito Código Endereço RST 0 CALL 0000h C h RST 1 CALL 0008h CF 0008 h RST 2 CALL 0010h D h RST 3 CALL 0018h DF 0018 h RST 4 CALL 0020h E h RST 5 CALL 0028h EF 0028 h RST 6 CALL 0030h F h RST 7 CALL 0038h FF 0038 h Microprocessador 8085

164 Interrupções Externas Interrupção por Hardware Interrupção Efeito Código Posição do Vetor TRAP CALL 0024h Não tem 0024 h RST 5.5 CALL 002Ch Não tem 002C h RST 6.5 CALL 0034h Não tem 0034 h RST 7.5 CALL 003Ch Não tem 003C h INTR CALL ender. Não tem Nenhuma Pino Prioridade Microprocessador 8085

165 Interrupções Externas Endereços no ABACUS e no KIT Interrupção Endereço na ROM Endereço no ABACUS Endereço no KIT TRAP 0024h 20D1 H 4BE0 H RST Ch 20C8 H 4BDD H RST h 20CB H 4BDA H RST Ch 20CE H 4BD7 H INTR Escolhida pelo programador Escolhida pelo programador Escolhida pelo programador Microprocessador 8085

166 Interrupções Externas Ativando a Interrupção Ativada por Nível e Borda TRAP Ativada apenas por Borda RST 7.5 Ativada apenas por Nível RST Ativada apenas por Nível RST 5.5 Ativada apenas por Nível INTR Microprocessador 8085

167 Interrupções Externas Habilitando a Interrupção EI Enable Interrupt Instrução usada para Habilitar todas as interrupções (exceto a TRAP) DI Disable Interrupt Instrução usada para Desabilitar todas as interrupções (exceto a TRAP) Microprocessador 8085

168 Interrupções Externas Contagem crescente acionada pela RST 5.5 RST5.5 Início SP 2090 H A 00 H Mostra A Habilita Interrupções (EI) A A + 1 Mostra A N A = 00? S Habilita Interrupções (EI) RET Exemplo ABACUS: Contagem com RST Microprocessador 8085

169 Interrupções Externas - Programa Rótulo Mnemônico Comentário LXI SP, 2090H Topo da pilha na posição 2090 h MVI A, 00H Acumulador começa com valor 00 h PUSH PSW Guarda A e Flags na pilha CALL MOSTRAA Mostra conteúdo de A no display de dados POP PSW Recupera conteúdo de A e Flags da pilha EI Habilita interrupções (Enable Interrupt) espera: JMP espera Laço de espera de pedido de interrupção cresce: INR A Incrementa acumulador PUSH PSW Guarda conteúdo de A e F na pilha CALL MOSTRAA Mostra conteúdo de A no display MVI D, 01H Faz D = 01 h, para usar na subrotina de tempo CALL DELAY Chama subrotina de atraso de tempo POP PSW Recupera conteúdo de A e F da pilha CPI 00 H Compara A com 00 h. JNZ cresce Se A 00 h, volta para INR A. Se A = 00 h, sai da subrotina EI Habilita novamente as interrupções RET Retorna da subrotina de interrupção 20C8: JMP cresce Vai para o início da subrotina "cresce" 169 Microprocessador

170 Interrupções Externas Circuito da TRAP 1 D Q TRAP CALL 0024 h Pino 6 TRAP CLK Flip-flop CLR RESET IN RECONHECIMENTO DE TRAP Microprocessador 8085

171 Circuito de RST7.5, RST 6.5 e RST5.5 Pino 7 RST 7.5 Pino 8 RST 6.5 Pino 9 RST 5.5 R 7.5 RECONHECIMENTO DE RST D Flip-flop CLR M 7.5' S Q M 7.5 M 6.5' M 5.5' RESET IN MSE R Flip-flop QUALQUER RECONHECIMENTO DE INTERRUPÇÃO 171 DI EI S R S R S R Q Q Flip-flop Q Flip-flop Q Flip-flop I 7.5 I 6.5 M 6.5 I 5.5 M 5.5 IE CALL 003C h CALL 0034 h CALL 002C h 171 Microprocessador 8085

172 SÍMBOLO I7.5, I6.5, I5.5 IE M7.5, M6.5 e M5.5 RST 7.5, RST 6.5 e RST 5.5 TRAP EI DI MSE Símbolo Usados - Interrupção SIGNIFICADO/COMENTÁRIO Interrupções Pendentes - assumem valor 1 quando há interrupção pendente Flag que indica (com valor 1) quando as interrupções estão habilitadas Máscaras de Interrupção (Sinal baixo habilita as portas AND) - podem desabilitar uma interrupção pendente. Sinal alto interrupção bloqueada interrupções mascaráveis podem ser bloqueadas via software não é mascarável nem passível de habilitação/desabilitação por EI/DI Enable Interrupt - Instrução usada para habilitar todas as interrupções, exceto a TRAP. Ativo alto. Disable Interrupt - Instrução que Desabilita as Interrupções, exceto a TRAP (baixo) Mask Set Enable - Habilita a setagem de máscara. Quando alto as máscaras M7.5', M6.5' e M5.5' podem ser reconhecidas Microprocessador 8085

173 Símbolo Usados - Interrupção SÍMBOLO RESET IN \ QUALQUER RECONHECIME NTO DE INTERRUPÇÃO SIM RIM SIGNIFICADO/COMENTÁRIO A inicialização do sistema desabilita as interrupções pendentes e zera o flip-flop da TRAP Quando qualquer das interrupções é atendida, um sinal alto desabilita as interrupções pendentes, menos a TRAP, evitando que a interrupção em execução seja interrompida. Set Interrupt Mask - Instrução que seta as máscaras de interrupção, fazendo com que determinada interrupção não seja ativada. Read Interrupt Mask - Intrução que lê o estado das máscaras das interrupções Microprocessador 8085

174 Máscaras de Interrupção Sinais que bloqueiam as interrupções M7.5 Máscara da Interrupção RST 7.5 Quando está em nível lógico alto a interrupção RST 7.5 não opera M6.5 Máscara da Interrupção RST 6.5 Quando está em nível lógico alto a interrupção RST 6.5 não opera M5.5 Máscara da Interrupção RST 5.5 Quando está em nível lógico alto a interrupção RST 5.5 não opera Microprocessador 8085

175 Máscaras de Interrupção Como Ativar as Máscaras de Interrupção? Acumulador SOD SOE R7.5 MSE M7.5' M6.5' M5.5' SOD Serial Output Data SOE Serial Output Enable R7.5 Resseta (zera) Flip-Flop da RST 7.5 MSE Mask Set Enable Habilita Setagem de Máscara M7.5, M6.5, M5.5 : 1 Seta as máscaras de RST 7.5, RST 6.5 e RST5.5 0 Não habilita as máscaras Microprocessador 8085

176 Máscaras de Interrupção Como Ativar as Máscaras de Interrupção? Acumulador SOD SOE R7.5 MSE M7.5' M6.5' M5.5' Após escolher os valores para as máscaras... SIM Set Interrupt Mask Os valores de R7.5, MSE, M7.5, M6.5 e M5.5 São transferidos do acumulador para o circuito de interrupção Microprocessador 8085

177 Máscaras de Interrupção Como Ativar as Máscaras de Interrupção? Acumulador SOD SOE R7.5 MSE M7.5' M6.5' M5.5' Exemplo 1: MVI A,0Eh SIM As interrupções RST 7.5 e RST 6.5 são mascaradas, ou seja, são impedidas de operar. A interrupção RST 5.5 está habilitada para operar ABACUS: Mascara RST7-5 e RST6-5.hex Microprocessador 8085

178 Contagem acionada por RST 5.5 com máscara em RST 7.5 e RST 6.5 Início RST5.5 SP 2090 H A 0E H Seta Máscara (SIM) A 00 H A A + 1 Mostra A Mostra A N A = 00? Habilita Interrupções (EI) Habilita Interrupções (EI) S 178 RET Abacus: Mascara RST7-5 e RST6-5.hex 178 Microprocessador 8085

179 Contagem crescente com RST 7.5 e decrescente com RST 6.5 Início RST7.5 RST6.5 SP 2090 H A 09 H Seta Máscara (SIM) A 00 H A A + 1 Mostra A A A - 1 Mostra A Mostra A N A = 00? N A = 00? Habilita Interrupções (EI) Habilita Interrupções (EI) S Habilita Interrupções (EI) S RET RET Abacus: Cresce e Decre com RST.hex Microprocessador 8085

180 Leitura da Máscara de Interrupção SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5 Após a instrução RIM o conteúdo do acumulador passa a conter o estado das máscaras RIM Read Interrupt Mask SID Serial Input Data I7.5, I6.5 e I5.5 1 máscara pendente 0 sem máscara pendente IE Todas as Interrupções Habilitadas M7.5, M6.5, M5.5: 1 Máscara setada 0 Máscara não setada Microprocessador 8085

181 Leitura da Máscara de Interrupção Acumulador SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5 Conteúdo do Acumulador após a instrução RIM: Há uma interrupção RST 7.5 pendente ( I7.5 = 1 ) As interrupções estão habilitadas ( IE = 1 ) A máscara da interrupção RST 7.5 está setada, significando que ela não será atendida Microprocessador 8085

182 Interrupções e Sistema Mínimo Microprocessador 8085

183 Expandindo a Capacidade de Interrupção INTR Microprocessador 8085 INTA Controlador de Interrupção 8 pedidos de interrupção Dados Microprocessador 8085

184 Expandindo a Capacidade de Interrupção Microprocessador 8085

185 Expandindo a Capacidade de Interrupção O procedimento para uso de interrupções através do 8259 é: 1. O nível lógico de um ou mais dos pinos IR (IR0 a IR7) é levado a 1, setando o correspondente registrador de pedido de interrupção IRR; 2. O 8259 envia um pulso alto para o 8085 através do pino INTR (pino 10) 3. O 8085 envia de volta um sinal baixo INTA (Interrupt Acknowledge) de reconhecimento de pedido de interrupção; 4. Após receber o sinal de OK, o 8259 o bit ISR (In Service Register) do pedido de maior prioridade, limpa o registro de interrupção IRR correspondente e envia para o 8085 o código de chamada de subrotina; Microprocessador 8085

186 Expandindo a Capacidade de Interrupção O procedimento para uso de interrupções através do 8259 é: 5. O 8085 responde com outro sinal INTA baixo solicitando o byte inferior do endereço da subrotina; 6. O 8259 envia o byte inferior de endereço correspondente ao pedido de interrupção; 7. Um outro sinal INTA baixo é enviado pelo 8085 solicitando o byte superior do endereço da subrotina; 8. O 8259 envia o byte superior do endereço da subrotina para o 8085 e, em seguida, limpa o bit ISR correspondente; 9. A seguir, o conteúdo do contador de programa (PC) é enviado para a pilha e o processamento é desviado para o endereço indicado Microprocessador 8085

187 Sistema Mínimo Microprocessador 8085

188 Sistema Mínimo Pino A 13 Pino usado para habilitar/desabilitar a RAM e a ROM. A 13 CE CE1\ Pastilha Habilitada CI CI 8156 ROM 8355 tem 2048 bytes (800 h) de memória = 2 Kbytes Posições ocupadas 0 a 2047 (000 h a 7FF h) Número de linhas de endereço necessárias: 11 (AD 0 a A 10 ), porque 2 11 = 2048 RAM 8156 tem 256 bytes (100 h) de memória Posições ocupadas 0 a 255 (00 h a FF h). Número de linhas de endereço necessárias: 8 (AD 0 a AD 7 ), porque 2 8 = 256. Endereço inicial escolhido para a memória RAM: 2000 h Endereço final: 20FF h Microprocessador 8085

189 Sistema Mínimo A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereço Inicial da ROM Endereço Final da ROM F F Endereço Inicial da RAM Endereço Final da RAM F F Microprocessador 8085

190 Sistema Mínimo Kit Didático Memória RAM do Kit didático: RAM K de memória / 4 bits (São utilizadas duas-a-duas para formar 1 byte por endereço) São necessárias 10 linhas de endereço: 2 10 = 1024 (400h) De AD 0 a A 9 Posições de memória de cada pastilha: 0 a 1023 (000 h a 3FF h) Endereço inicial da RAM: 4000 h Endereço Final da RAM: 43FF h A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereço Inicial da primeira RAM 2114 do Kit Didático Endereço Final da primeira RAM 2114 do Kit Didático F F Microprocessador 8085

191 Sistema Mínimo Kit Didático A Segunda RAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4400 h. A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD AD 6 AD 5 AD AD 3 AD 2 AD AD 0 Endereço Inicial da SEGUNDA RAM 2114 do Kit Didático Endereço Final da SEGUNDA RAM 2114 do Kit Didático F F Microprocessador 8085

192 Sistema Mínimo Kit Didático A Terceira RAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4800 h. A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD AD 6 AD 5 AD AD 3 AD 2 AD AD 0 Endereço Inicial da TERCEIRA RAM 2114 do Kit Didático Endereço Final da TERCEIRA RAM 2114 do Kit Didático B F F Microprocessador 8085

193 Sistema Mínimo Kit Didático A Quarta RAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4C00 h. A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD AD 6 AD 5 AD AD 3 AD 2 AD AD 0 Endereço Inicial da QUARTA RAM 2114 do Kit Didático C 0 0 Endereço Final da QUARTA RAM 2114 do Kit Didático F F F Microprocessador 8085

194 Sistema Mínimo Kit Didático Microprocessador 8085

195 Sistema Mínimo Kit Didático Decodificador C B A Saída Selecionada Y o Y Y Y Y Y Y Y Microprocessador 8085

196 A 12 Sistema Mínimo Kit Didático Decodificador A 11 A 10 CS\ 2 RAM h 43FFh RAM 1 A 14 CS\ 2 RAM h 47FFh RAM 2 CS\ 2 RAM h 4BFFh RAM 3 CS\ 2 RAM C00h 4FFFh RAM Microprocessador 8085

197 Características do CI 8156: Microprocessador 8085

198 Características do CI 8156: Endereços de E/S Número das Portas As instruções IN e OUT no CI 8156 usam apenas os três bits menos significativos do endereço: AD 2, AD 1 e AD 0. No entanto, durante o acesso às portas, o número da porta é duplicado, sendo colocado tanto no barramento inferior quanto no superior. Assim, A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 = AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereçamento da porta 21h: = CE Barramento de Dados/Endereços Microprocessador 8085

199 Características do CI 8156: Endereços de E/S Número das Portas AD 2 AD 1 AD 0 Seleção Número da Porta Registradores de comando e de status 20 h Porta A 21 h Porta B 22 h Porta C 23 h bits menos significativos do temporizador 24 h bits de modo do temporizador e 6 bits superiores do temporizador 25 h Microprocessador 8085

200 Porta 20h - Registro de comando Características do CI 8156 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 Temp Temp Int. B Int. A Porta Porta Porta Porta C C B A Dígito das Portas A ou B = 0 Porta setada como entrada = 1 Porta setada como saída A MVI A, 02 h OUT 20 h Porta A (Porta 21 h) setada como entrada Porta B (Porta 22 h) setada como saída Microprocessador 8085

201 Métodos de Controle de Entrada e Saída Há basicamente duas formas de comunicação entre o computador e um periférico: Comunicação Serial: Um bit por vez Exemplos: comunicação via linha telefônica (através de um modem), mouse, câmara fotográfica digital, impressora serial, instrumentos eletrônicos, agendas eletrônicas. A taxa de transmissão é medida em bits por segundo (bps ou bits/s). Comunicação Paralela: Grupo de bits enviados simultaneamente Exemplo: comunicação entre computador e impressora paralela. A taxa de transmissão é, em geral, medida em bytes por segundo; Taxa de transmissão maior que na serial Distância pequena entre transmissor e receptor Microprocessador 8085

202 Métodos de Controle de Entrada e Saída Técnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus periféricos. Varredura (ou E/S por consulta ou Pooling}: Técnica de comunicação na qual o processador interroga periodicamente o periférico para determinar seu estado; Pode ser síncrona ou assíncrona Desvantagem: perda de tempo: o processador abandona o programa principal para fazer a varredura mesmo se nenhum periférico deseja serviço Microprocessador 8085

203 Métodos de Controle de Entrada e Saída 8 bits Varredura Porta 10 h bit 6 Periférico Início Microprocessador bits Porta 11 h bit 7 Status Dados Porta 12 h Dados Microprocessador 8085

204 Métodos de Controle de Entrada e Saída Varredura (ou E/S por consulta ou Pooling): Outro exemplo: Homogeneizador microprocessado AA saída conversor AD é lida periodicamente, a cada ciclo de execução do programa, independentemente se há ou não um novo valor na saída do AD velocidade ADC End of Conversion (EOC) Start of Conversion (START) Microprocessador 8085

205 Métodos de Controle de Entrada e Saída Técnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus periféricos. Interrupção: Técnica de comunicação na qual o processador somente é ocupado se há pedido de serviço de algum periférico; Mecanismo assíncrono; Transferência de dados é feita por software (mais lento que DMA) Microprocessador 8085

206 Métodos de Controle de Entrada e Saída Interrupção: RST 5.5 Interrupção Microprocessador 8085 Reconhecimento Dados Periférico Microprocessador 8085

207 Métodos de Controle de Entrada e Saída Transferência por DMA: HOLD Microprocessador 8085 HLDA Barramentos Controlador de DMA MEMÓRIA Microprocessador 8085

208 DECODIFICAÇÃO COMPLETA DAS PASTILHAS 8355 E 8156 E EXTENSÃO DE MEMÓRIA E PORTAS Microprocessador 8085

209 Sistema Mínimo Microprocessador 8085

210 2 pinos de habilitação: CE2 e CE1\ Pastilha Microprocessador 8085

211 Pastilha 8355 Uma opção para eliminar todas as sombras de memória e das portas de Entrada e Saída: Memória: A 15 e A 14 = 0 Habilita CE2 A 13, A 12 e A 11 = 0 e IO/M\ = 0 A 10 é irrelevante 211 Entrada e Saída: A 15 e A 14 = 0 Habilita CE2 A 13, A 12 e A 11 = 0 e IO/M\ = 1 A 10 = Microprocessador 8085

212 Pastilha 8355 Endereçamento de Memória A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereço Inicial da ROM Endereço Final da ROM F F Microprocessador 8085

213 Pastilha 8355 Endereçamento das Portas Duplicação dos bytes inferior e superior A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereçamento das Portas do 8355 (Portas 00H, 01H, 02H, 03H) X X X X X X X X X X Endereçamento da Porta A (Porta 00H) Endereçamento da Porta B (Porta 01 H) Endereçamento da Porta DDR A (Porta 02 H) Endereçamento da Porta DDR B (Porta 03 H) Microprocessador 8085

214 Pastilha pino de habilitação: CE Microprocessador 8085

215 Pastilha 8156 Uma opção para eliminar todas as sombras de memória e das portas de Entrada e Saída: Memória: A 15, A 14, A 12, A 11 = 0 e A 13 = 1 + A 10, A 9 e A 8 = 0 e IO/M\ =0 Habilita CE 215 Entrada e Saída: A15, A14, A12, A11 = 0 e A13 = 1 + IO/M\ = 1 e A10, A9 e A8 irrelevante 215 Microprocessador 8085

216 Pastilha 8156 Endereçamento de Memória A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereço Inicial da RAM Endereço Final da RAM F F Microprocessador 8085

217 Pastilha 8156 Endereçamento das Portas Duplicação dos bytes inferior e superior A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 Endereçamento das Portas do 8156 (Portas 20H, 21H, 22H, 23H, 24H e 25H) X X X X X X X X X X X Endereçamento da Porta de Comando (Porta 20H) Endereçamento da Porta A (Porta 21 H) Endereçamento da Porta B (Porta 22 H) Endereçamento da Porta C (Porta 23 H) Microprocessador 8085

218 Ampliando a quantidade de Portas de E/S Porta de Entrada Habilitação Linhas de Endereço superiores D 7 AD 7 Periférico (Chaves, AD, sensores...) Chaves de 3 estados 8085 D 0 AD 0 Exemplos: 74LS125 e 74LS Microprocessador 8085

219 Ampliando a quantidade de Portas de E/S 74LS125 e 74LS126 Habilitação: nível lógico baixo Habilitação: nível lógico alto Microprocessador 8085

220 Ampliando a quantidade de Portas de E/S Criando a Porta de Entrada FFH Microprocessador 8085

221 Diagrama de Temporização da Instrução IN Porta T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 PC FORA PC+1 PC INST IR PC FORA PC+1 PC Byte Z, W WZ FORA Porta A A15-A8 PC H PC H Porta AD7-AD0 PC L INST PC L Byte Porta Dados ALE RD\ WR\ IO-M\ Microprocessador 8085

222 Ampliando a quantidade de Portas de E/S Criando a Porta de Entrada FEH Microprocessador 8085

223 Ampliando a quantidade de Portas de E/S Portas de Entrada de FCH a FFH 74LS125 74LS Microprocessador 8085

224 Ampliando a quantidade de Portas de E/S Criando Portas de Saída Linhas de Endereço superiores Habilitação AD 7 D 7 Periférico 8085 Latch (LEDs, DA, atuadores...) AD 0 D 0 Exemplos: 74LS75 e 74LS Microprocessador 8085

225 Ampliando a quantidade de Portas de E/S Criando Portas de Saída 74LS173 IE Input Enable: ativo baixo OE Output Enable: ativo baixo MR Master Reset: ativo alto CP Pulso de Clock Microprocessador 8085

226 Ampliando a quantidade de Portas de E/S Criando Portas de Saída Microprocessador 8085

227 Ampliando a quantidade de Portas de E/S 74LS Microprocessador 8085

228 Ampliando a quantidade de Portas de E/S Portas de Saída FC H a FF H Microprocessador 8085

229 Bibliografia [1] ZILLER, Roberto M., Microprocessadores Conceitos Importantes, Edição do autor, Florianópolis, ISBN [2] MALVINO, Albert Paul, Microcomputadores e microprocessadores; tradução Anatólio Laschuk, revisão técnica Rodrigo Araês Farias. São Paulo: McGraw-Hill do Brasil, Microprocessador 8085