Introdução à Arquitetura de Computadores

Tamanho: px

Começar a partir da página:

Download "Introdução à Arquitetura de Computadores"

Gustavo Candal Barreiro
6 Há anos
Visualizações:

Introdução à Arquitetura de Computadores 2014/2015 1º Semestre 2º Teste 28 de Janeiro de 2015 Duração: 1h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue

1 Introdução à Arquitetura de Computadores 2014/2015 1º Semestre 2º Teste 28 de Janeiro de 2015 Duração: 1h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue com o teste. Por favor, não escreva nesse anexo e devolva-o no final do teste. - Resolva o teste no próprio enunciado, o espaço reservado para cada pergunta é suficiente para a sua resposta. Tenha em atenção que cada grupo deve ficar em folhas separadas. Utilize as costas das folhas para rascunho. - Identifique todas as folhas que entregar, folhas não identificadas não serão cotadas! - Responda ao teste com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim. I (1, ,5 = 5 val.) 1. Considere o seguinte programa em Assembly do P3. SP_INICIAL EQU FDFFh INT_MASK_ADDR EQU FFFAh INT_MASK EQU 0010h... ORIG FE04h INT4 WORD Rotina ORIG 0000h Inicio: MOV R7, SP_INICIAL MOV SP, R7 MOV R7, INT_MASK MOV M[INT_MASK_ADDR], R7 ENI... MOV R1, 1 MOV R2, R0 Ciclo: AND R1, R1 INC R2 XOR R0, R0 BR.Z Ciclo... Rotina: PUSH R1 MOV R1, M[SP+3] XOR R1, 8h MOV M[SP+3], R1 POP R1 RTI Número: Nome: 1

2 a) Em que situação é que a execução do programa saí do ciclo Ciclo? b) O que se alteraria em termos de funcionalidade se em vez da instrução XOR R1, 8h estivesse XOR R1, 18h? Número: Nome: 2

3 c) Indique, usando instruções ou pseudo-instruções Assembly do P3, o que teria que ser acrescentado ou alterado no programa para que a rotina Rotina fosse executada com um período de 60s. 2. Considere agora os seguintes valores para os registos do processador P3: R1 R2 R3 R4 R5 R6 R7 PC SP RE 1AB2h 1102h 1217h 415Fh 0000h FFFFh C00Ch 1102h FDA0h 0010h Na execução da instrução OR M[R1+1400h], R6, indique na tabela seguinte qual é a sequência de acessos à memória, especificando o valor do barramento de endereços, do barramento de dados e tipo de acesso (leitura/escrita). - a tabela tem 5 posições, utilize apenas as que achar necessárias; - use notação hexadecimal; - use? para indicar que não tem informação suficiente para determinar um dado valor Endereço Dados Leitura/Escrita Número: Nome: 3

4 II (2 val.) 1. Indique na tabela seguinte quais as micro-operações realizadas pela micro-instrução 00083B9Eh. Operações realizadas (em RTL): NOTA1: Utilize apenas as posições da tabela que considere necessárias. NOTA2: Pode usar como rascunho a tabela disponibilizada abaixo M5 SR1 SR2 IAK FM CALU MA MB M2 1 LS MCOND CC LI LF CONST/NA MRB RB WM WR MD MAD RAD Zona de rascunho para a pergunta Número: Nome: 4

5 III (1, ,5 + 1 = 6 val.) Considere um sistema de memória virtual paginada com um só nível de tabelas de páginas. Neste sistema, o espaço de endereçamento virtual é de 1M palavras, o espaço físico tem 64K palavras e a página tem 1K palavras. a) Indique a estrutura do endereço virtual (nome e bits ocupados por cada campo do endereço). b) Qual é o número máximo de páginas do espaço de endereçamento físico? Justifique sucintamente. c) Quantas páginas físicas ocupa a tabela de páginas, dado que cada entrada na tabela de páginas ocupa uma palavra? Justifique sucintamente. Número: Nome: 5

6 d) Em que índice da tabela de páginas está armazenado o descritor do endereço físico correspondente ao endereço virtual B34F2h (indique o valor em hexadecimal)? Justifique sucintamente. e) Qual é o número mínimo de páginas físicas que devem estar disponíveis na memória primária para executar sem faltas de página a sequência de acessos indicada à direita? Justifique sucintamente. (F instruction fetch, R read data, W write data.) tipo endereço F 8010 R 1000 F 8011 F 8012 F 8013 F 8014 F 8017 F 8018 W 2000 F 8019 F 801A F 801B F 801C F 801D Número: Nome: 6

7 IV (2 + 2 = 4 val.) 1. Considere comunicação séria assíncrona e que pretende transmitir os dados A8h e C3h, transmitindo o bit menos significativo inicialmente, 8 bits de cada vez, paridade impar e um stop bit. Qual a sequência de bits enviada (da esquerda para a direita)? 2. Considere o esquema de comunicação da pergunta anterior e um ritmo de transmissão de bps. Quanto tempo necessita para transmitir 1024 bytes de informação? Número: Nome: 7

8 V (3 val.) Indique se as seguintes afirmações são verdadeiras ou falsas. (cada pergunta certa +0,5 val.; cada pergunta errada -0,5 valores; o valor mínimo do grupo é 0) Excepto se houver indicação contrária, todas as perguntas são relativas ao caso concreto do processador P3. a) Um sistema que possua um processador só com uma entrada de interrupção só pode tratar um periférico por interrupção e os demais por polling. b) Uma transferência de dados memória/periférico efectuada por interrupção é normalmente mais eficiente que uma transferência efectuada por DMA c) Um sistema que possui 16 linhas de entrada e 8 linhas de saída permite ler um teclado que tenha 130 teclas. d) As memórias RAM servem apenas para guardar dados e não podem conter código. e) Numa cache, quanto maior o tamanho do bloco melhor se tira partido da localidade temporal dos programas. f) Um dos bits de controlo de uma cache write-back é o dirty bit. Número: Nome: 8

Documentos relacionados

Introdução à Arquitetura de Computadores

Introdução à Arquitetura de Computadores 2013/2014 1º Semestre 2º Teste 1 de Fevereiro de 2014 Duração: 1h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue com