William Stallings Arquitetura e Organização de Computadores 8 a Edição

Transcrição

1 William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 9 Aritmética do computador slide 1

2 Unidade aritmética e lógica Faz os cálculos. Tudo o mais no computador existe para atender a essa unidade. Trata de inteiros. Pode tratar de números de ponto flutuante (reais). Pode ser FPU separada (coprocessador matemático). Pode estar em chip de FPU separado (486DX +). slide 2

3 Entradas e saídas da ALU slide 3

4 Conversão de base Figura retirada do livro Structured Computer Organization, 5th ed. slide 4

5 Representação de inteiros Só tem 0 & 1 para representar tudo. Números positivos armazenados em binário. P.e., 41= Sem sinal de menos. Sem ponto. Sinal-magnitude. Complemento a dois. slide 5

6 Sinal-magnitude Bit mais à esquerda é bit de sinal. 0 significa positivo. 1 significa negativo. +18 = = Problemas: Precisa considerar sinal e magnitude na aritmética. Duas representações de zero (+0 e -0). slide 6

7 Complemento a dois +3 = = = = = = = slide 7

8 Benefícios Uma representação de zero. Aritmética funciona com facilidade (ver mais adiante). Negação é muito fácil. 3 = Complemento Booleano gera Some 1 ao LSB slide 8

9 Representação geométrica dos inteiros de complemento a dois slide 9

10 Negação especial caso 1 0 = Not bit a bit Some 1 ao LSB +1 Resultado Estouro ignorado, portanto: - 0 = 0 slide 10

11 Negação especial caso = Not bit a bit Some 1 ao LSB +1 Resultado Portanto: -(-128) = -128 X Monitore MSB (bit de sinal). Ele deve mudar durante a negação. slide 11

12 Intervalo de números Complemento a 2 com 8 bits: +127 = = = = -2 7 Complemento a 2 com 16 bits: = = = = slide 12

13 Conversão entre tamanhos Pacote de número positivo com zeros iniciais. +18 = = Pacote de números negativos com uns iniciais. -18 = = Ou seja, pacote com MSB (bit de sinal). slide 13

14 Adição e subtração Adição binária normal. Monitore estouro no bit de sinal. Pegue o complemento a dois do subtraendo e some ao minuendo. Ou seja, a - b = a + (-b). Assim, só precisamos de circuitos de adição e complemento. slide 14

15 Hardware para adição e subtração slide 15

16 Subtração Regra básica slide 16

17 Exercícios Faça as operações aritméticas abaixo utilizando números binários de 8 bits e complemento de 2: slide 17

18 Multiplicação Complexa. Calcule produto parcial para cada dígito. Cuidado com o valor da casa (coluna). Some produtos parciais. slide 18

19 Exemplo de multiplicação 1011 Multiplicando (11 dec) x 1101 Multiplicador (13 dec) 1011 Produtos parciais 0000 Nota: Se bit multiplicador for 1, copia Multiplicando (valor da casa) Caso contrário, zero Produto (143 dec) Nota: precisa de resultado com tamanho duplo. slide 19

20 Multiplicação binária sem sinal slide 20

21 Fluxograma para a multiplicação binária sem sinal slide 21

22 Multiplicando números negativos Isso não funciona! Solução 1: Converta para positivo, se for preciso. Multiplique como antes. Se sinais diferentes, negue a resposta. Solução 2: Algoritmo de Booth. slide 22

23 Algoritmo de Booth slide 23

24 Exemplo do algoritmo de Booth Exemplo retirado: slide 24

25 Exemplo do algoritmo de Booth -8 x 2 Exemplo retirado: slide 25

26 Divisão Mais complexa que a multiplicação. Números negativos são realmente maus! Baseada na divisão longa. slide 26

27 Divisão de inteiros binários sem sinal Divisor Restos Parciais Quociente Dividendo Resto slide 27

28 Fluxograma para divisão binária sem sinal slide 28

29 Números reais Números com frações. Poderia ser feito em binário puro = =9,625 Onde está o ponto binário? Fixo? Muito limitado. Móvel? Como você mostra onde ele está? slide 29

30 Ponto flutuante +/- significando x 2 exponente Nome impróprio Ponto é realmente fixo entre bit de sinal e corpo da mantissa Expoente indica valor da casa (posição do ponto) slide 30

31 Sinais para ponto flutuante Mantissa é armazenada em complemento a dois. Expoente está em notação de excesso ou viesado. P.e., excesso (viés) 128 significa campo de expoente com 8 bits. Intervalo de valor puro Subtraia 128 para obter valor correto. Intervalo de -128 a slide 31

32 Normalização Números de PF geralmente são normalizados, ou seja, expoente é ajustado de modo que bit inicial (MSB) da mantissa seja 1. Por ser sempre 1, não é preciso armazená-lo. (c.f. notação científica, onde os números são normalizados para um único dígito antes do ponto decimal, p.e., 3,123 x 10 3 ) slide 32

33 Intervalos de PF Para um número de 32 bits: Expoente de 8 bits. +/ ,5 x Precisão: O efeito de alterar LSB da mantissa. Mantissa de 23 bits ,2 x Cerca de 6 casas decimais. slide 33

34 Números representáveis slide 34

35 Representação de ponto flutuante em binário Vamos ao exemplo, representando, em binário, o número 0,625. 0,625 x 2 = 1,25, logo a primeira casa fracionária é 1. Resta representar o 0,25 que restou ao se retirar o 1 já representado. 0,25 x 2 = 0,5, logo a segunda casa é 0. Falta representar o 0,5. 0,5 x 2 = 1, logo a terceira casa é 1. 0, = 0,101 2 Quando o número tiver parte inteira e parte fracionária, podemos calcular, cada uma, separadamente. slide 35

36 Exemplo Representar o número -0,75 10 em ponto flutuante e precisão simples. 1 a fase: converter para binário: 0,75 x 2 = 1,5 1 0,5 x 2 = 1,0 1-0,75 10 = -0,11 2 = -0,11 x 2 0 = -1,1 x 2-1 Em precisão simples: N ( 1) S (1 Mantissa ) ( E Peso ) 2 Resultado: slide 36

37 IEEE 754 Padrão para armazenamento de ponto flutuante. Padrões de 32 e 64 bits. Expoente de 8 e 11 bits, respectivamente. Formatos estendidos (mantissa e expoente) para resultados intermediários. slide 37

38 Formatos IEEE 754 slide 38

39 Aritmética de ponto flutuante (+/-) Verifique zero. Alinhe significandos (ajustando expoentes). Soma ou subtraia significandos. Normalize resultado. slide 39

40 Fluxograma da adição e subtração de ponto flutuante slide 40

41 Aritmética de ponto flutuante (x/ ) Verifique zero. Soma/subtraia expoentes. Multiplique/divida significandos (observe sinal). Normalize. Arredonde. Todos os resultados intermediários devem ser em armazenamento de tamanho duplo. slide 41

42 Multiplicação de ponto flutuante slide 42

43 Divisão de ponto flutuante slide 43

44 Leitura recomendada Stallings, Capítulo 9. IEEE 754 no site do IEEE. slide 44