Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
|
|
|
- Laís Santarém Bicalho
- 6 Há anos
- Visualizações:
Transcrição
1 Uiversidade Federal de Sata ataria etro Tecológico epartameto de Iformática e Estatística urso de Graduação em iêcias da omputação Aula 2-T. Projeto de ULA. ircuitos igitais e Níveis de Abstração. Fucioameto e características temporais de registradores. adeciameto com sial de relógio (clo) e aálise de timig. gutzel@if.ufsc.br
2 O Mercado de Eletrôica de osumo omiâcia do Segmeto Persoal Mobile evices (PMs) omputação de Propósito Geral omputação de Propósito Específico Portabilidade (tamaho e peso) Alta capacidade de processameto (=alto desempeho) Baixíssimo cosumo de eergia INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.2
3 O Mercado de Eletrôica de osumo omiâcia do Segmeto Persoal Mobile evices (PMs) Usam MPSos (Multi-Processor Systems-o-a-hip), forecidos por, ou liceciados de terceiros INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.3
4 O Mercado de Eletrôica de osumo Exemplo de MPSo: ARM ortex TM A9 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.4
5 ircuitos igitais e Níveis de Abstração Nível de sistema MIPS $-I $- Bar. Nível RT Nível lógico ucart PS + Nível de circuito elétrico Nível de trasistor INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.5
6 ircuitos igitais e Níveis de Abstração Nível Lógico: ircuitos vistos como associações de portas lógicas, latches e flip-flops (coforme visto em EEL55). Variáveis biárias de um bit cada. a s R S b c INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.6
7 ircuitos igitais e Níveis de Abstração Nível RT (Register Trasfer): ircuitos vistos como associações de compoetes, feitos de portas lógicas (objeto desta disciplia). registradores etb eta multiplexador ma RstP P P B B A A somador + Bz Az - subtrator saída INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.7
8 ircuitos igitais e Níveis de Abstração Nível RT (Register Trasfer): Operações lógicas e aritméticas sobre vetores de bits, os quais represetam úmeros. Siais de cotrole e de status. iício Reset B (cotrole) proto overflow set dec cot ac 3 acum Rac 8 8 =? zero overflow soma + valor 8 dados Siais de cotrole e de status INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.8
9 ircuitos igitais e Níveis de Abstração Matéria Nível de abstração ompoetes ircuitos igitais Sistemas igitais Lógico RT (register-trasfer) Portas lógicas Latches Flip-flops Somadores Subtratores ULAs (= uidades fucioais compostas) Registradores Memórias Multiplexadores ecodificadores Bloco de cotrole INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.9
10 Represetado ados em ircuitos igitais Exemplo: um circuito mais complexo. Fios que represetam variáveis de mais de um bit devem ser idetificados! iício Reset B (cotrole) proto overflow set dec ac acum Rac 8 8 =? zero overflow soma + valor 8 cot 3 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.
11 Tipos de ircuitos igitais. ircuitos ombiacioais: Não são capazes de reter os siais (dados) gerados em suas saídas (tampouco os siais que são aplicados em suas de etradas). As saídas depedem apeas das etradas. Usados para costrução de: ircuitos aritméticos e lógicos (somadores, subtratores, deslocadores, ULAs, comparadores, multiplexadores, decodificadores...) Lógica de próximo estado e lógica de saída, os circuitos de cotrole INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.
12 Tipos de ircuitos igitais 2. ircuitos Sequeciais: São capazes de armazear os siais de etrada (equato estiverem alimetados com eergia). As saídas depedem das etradas e do estado que está armazeado. Usados para costrução de: Registradores (latches e flip-flops) INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.2
13 Flip-flop isparado Pela Borda Ascedete (ou sesível à borda ascedete ou à borda de subida ) símbolo circuito com portas ad tabela de trasição de estados 2 5 t+ 3 6 X t 4 INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.3
14 Flip-flop isparado Pela Borda Ascedete Exemplo de fucioameto tco tco tabela de trasição de estados t+ X t Obs: Nesta disciplia assumiremos que o atraso da saída é idêtico ao atraso da saída. Assim, a saída será o espelho da saída. INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.4
15 Flip-flop isparado Pela Borda escedete Exemplo de fucioameto tco tco tco tco tabela de trasição de estados t+ X t INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.5
16 dado Flip-flop isparado Pela Borda Ascedete, com Reset Assícroo Exemplo de fucioameto K clear K limpa limpa tabela de trasição de estados clear t+ X t X X dado tco tco tco tco tco INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.6
17 aracterísticas Temporais de Flip-flops Supor um Flip-flop disparado pela Borda de Subida th th tsu tsu K Flip-flop tco valor da etrada ão é amostrado, pois tsu ão foi obedecido! tsu = Tempo de Preparação (setup time) Tempo ates da borda ativa de (subida, este caso) durate o qual a etrada já deve estar em seu valor estável. INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.7
18 aracterísticas Temporais de Flip-flops Supor um Flip-flop disparado pela Borda de Subida th th tsu tsu K Flip-flop tco th = Tempo de Mauteção (hold time) Tempo, a partir da borda ativa de (subida, este caso), durate o qual a etrada deve permaecer estável. INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.8
19 aracterísticas Temporais de Flip-flops Supor um Flip-flop disparado pela Borda de Subida th th tsu tsu K Flip-flop tco tco (ou td) = Time from clo to output (ou Tempo ou Atraso de arga) Atraso, em relação à borda ativa de (subida, este caso), para o valor amostrado a partir da etrada aparecer as saídas e. INE/T/UFS Sistemas igitais - semestre 2/ Slide 2T.9
20 Registrador com arga Paralela 3 2 etradas idividuais 3 2 cotrole 3 2 saídas idividuais Existe um FF para cada bit a ser armazeado Todos os FFs obedecem a um mesmo sial de cotrole O termo carga paralela refere-se ao fato de existir uma etrada para cada bit, de modo que é possível carregar simultaeamete todos os bits do dado Símbolo o ível RT 4 cotrole Reg 4 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.2
21 Registrador com arga Paralela cotrole 3 2 Exemplo de fucioameto (assumido que tsu, th e td são satisfeitos) cotrole A cada borda de subida de cotrole um ovo dado é amostrado e fica armazeado o registrador (até a próxima borda de subida de cotrole ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.2
22 Registrador com arga Paralela cotrole 3 2 Peculiaridade: a cada borda de subida de cotrole um ovo dado é amostrado, mesmo que ão se queira amostrar um dado ovo Porém, às vezes pode ser ecessário que o registrador obedeça a um sial de cotrole sicroizado com o sial de relógio. (Solução a próxima trasparêcia ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.22
23 adeciameto de Sistemas igitais A maior parte dos sistemas digitais são sicroizados por um sial moótoo deomiado relógio (ou clo, em iglês). Sistemas digitais cadeciados por sial de relógio são deomiados sícroos. No projeto de sistemas digitais sícroos, registradores são utilizados. INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.23
24 Sial de Relógio (ou lo) borda ascedete borda descedete aracterísticas: período (T) ível baixo ível alto tempo Período (T): tempo etre duas bordas cosecutivas de mesmo tipo. Medido em submúltiplos do segudo (ms, µs, s) Nomeclatura borda ascedete = borda de subida = borda positiva = flaco de subida etc borda descedete = borda de descida = borda egativa = flaco de descida etc Freqüêcia: f = /T, medida em múltiplos do hertz (Hz, MHz, GHz) uty cycle: T/T x %, ode T é o tempo etre uma borda ascedete e a borda descedete que a segue. INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.24
25 Estimativa do Período do Relógio Exemplo : Estime o período do relógio para um circuito combiacioal cujo atraso crítico é s. Prelimiares: s ( aossegudo) = x -9 s T = /f f = /T /s = Hz álculo: f = / ( x -9 ) Hz =,x +9 Hz = x +6 Hz = = MHz INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.25
26 adeciameto de Sistemas igitais Registradores são usados para criar barreiras temporais que isolam os circuitos combiacioais T (período do relógio) = Tempo dispoível para realizar sua operação * A B R (circuito combiacioal) * (obs) :. Supodo que R e R2 sejam disparados pela borda de subida de. 2. Aproximação grotesca; falta cosiderar as características temporais dos registradores R e R2. R2 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.26
27 iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) A B R (circuito combiacioal) R2 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.27
28 iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s s 2s 3s 4s 5s 6s 7s 8s 9s A B R R2 (circuito combiacioal) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.28
29 A iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s tsu R s 2s 3s 4s 5s 6s ado th R 7s 8s 9s A B R R2 (circuito combiacioal) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.29
30 A s iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) tsu R s 2s 3s 4s 5s 6s th R ado tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.3
31 A iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s tsu R s 2s 3s 4s 5s 6s th R ado tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado td (ado ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.3
32 A iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s tsu R s 2s 3s 4s 5s 6s th R ado tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado td tsu R2 (ado ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.32
33 A iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s tsu R s 2s 3s 4s 5s 6s th R ado tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado td tsu R2 (ado ) th R2 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.33
34 A iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) s tsu R s 2s 3s 4s 5s 6s th R ado tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado td tsu R2 (ado ) th R2 Período do relógio = 4s INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.34
35 s iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) tsu R s 2s 3s 4s 5s 6s th R tsu R th R A ado ado 2 ado 3 tco R tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado ado 2 td tsu R2 td th R2 (ado ) (ado 2) tco R2 (ado ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.35
36 s iagramas de Tempo Supodo: tsu R = tsu R2 = s (tempo de setup de R e de R2) th R = th R2 = s (tempo de hold de R e de R2) tco R = tco R2 = s (tempo de carga de R e de R2) td c = 2s (atraso crítico (máximo) de ) tsu R s 2s 3s 4s 5s 6s th R tsu R th R A ado Tato faz ado 2 Tato faz ado 3 tco R tco R 7s 8s 9s A B R R2 (circuito combiacioal) B ado ado 2 td tsu R2 td th R2 (ado ) (ado 2) tco R2 (ado ) INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.36
37 s álculo do Período do Relógio s 2s 3s 4s 5s 6s 7s 8s A tsu R th R tsu R th R A ado Tato faz ado 2 Tato faz ado 3 tco R tco R B ado ado 2 td tsu R2 td (ado ) (ado 2) tco R2 (ado ) B R R2 (circuito combiacioal) oclusão. O período do relógio pode ser calculado por: T = tco R + td + tsu R2 = = = 4 s INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.37
38 iagramas de Tempo Perguta: omo estimar td? Notar que é um circuito combiacioal A B R (circuito combiacioal) R2 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.38
39 Estimado o Atraso rítico de ircuito ombiacioal Supodo que td= uid. para qualquer porta lógica R R2 INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.39
40 Estimado o Atraso rítico de ircuito ombiacioal Supodo que td= uid. para qualquer porta lógica R R2 Possíveis Técicas:. Simulação: repetir a aálise para cada um dos 2 vetores de etrada. INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.4
41 Estimado o Atraso rítico de ircuito ombiacioal Supodo que td= uid. para qualquer porta lógica R R2 possíveis camihos críticos Possíveis Técicas:. Simulação: repetir a aálise para cada um dos 2 vetores de etrada. 2. Aálise de Timig (STA): aalisar os atrasos dos camihos etre R e R2. INE/T/UFS Sistemas igitais - semestre 22/2 Slide 2T.4
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata ataria etro Tecológico epartameto de Iformática e Estatística urso de Graduação em iêcias da omputação ula 3-T. Projeto de UL. Registradores de uso específico. ULs persoalizadas
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de ata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula -T. Projeto de istemas Digitais o ível RT. Estudo de caso e
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula 10-T 4. Projeto de Sistemas Digitais o Nível RT. Aumetado o
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de anta atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação istemas igitais INE 546 Aula 3-T 3. evisão de latches, flip-flops
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula 13-P Descrição em VHDL, sítese e simulação de um sistema digital
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de Sata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Aula 10-P Descrição em VHDL, sítese e simulação de um sistema digital
1 a Lista de Exercícios
Observações gerais: Universidade Federal de Santa atarina epartamento de Informática e Estatística Bacharelado em iências da omputação INE 546 - Sistemas igitais - semestre 2/2 Prof. José Luís Güntzel
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação Lógica Programável INE 5348 Aula 4 Revisão de latches, flip-flops
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Uiversidade Federal de ata Cataria Cetro Tecológico Departameto de Iformática e Estatística Curso de Graduação em Ciêcias da Computação Lógica Programável IE 5348 Aula Projeto de istemas Digitais o ível
Arquitectura de Computadores
Arquitectura de Computadores Estrutura Itera de um Processador (8.1 a 8.3) José Moteiro Liceciatura em Egeharia Iformática e de Computadores epartameto de Egeharia Iformática (EI) Istituto Superior Técico
SEL-0414 Sistemas Digitais. Normas, Programa, Bibliografia e Datas de Provas
Departameto de Egeharia Elétrica - EESC-USP SEL-0414 Sistemas Digitais Normas, Programa, Bibliografia e Datas de Provas Prof. Dr. Marcelo Adrade da Costa Vieira mvieira@sc.usp.br Programa 2017 Fuções lógicas
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
SEL-0414 Sistemas Digitais. Normas, Programa, Bibliografia e Datas de Provas
Departameto de Egeharia Elétrica - EESC-USP SEL-0414 Sistemas Digitais Normas, Programa, Bibliografia e Datas de Provas Prof. Dr. Marcelo Adrade da Costa Vieira mvieira@sc.usp.br Programa 2018 Fuções lógicas
SEL-0414 Sistemas Digitais. Normas, Programa, Bibliografia e Datas de Provas
Departameto de Egeharia Elétrica - EESC-USP SEL-0414 Sistemas Digitais Normas, Programa, Bibliografia e Datas de Provas Prof. Dr. Marcelo Adrade da Costa Vieira mvieira@sc.usp.br Programa 2019 Fuções lógicas
Circuitos Sequenciais
ircuitos Sequenciais! ircuitos Sequenciais ircuitos em que há uma realimentação da saída para a entrada, denominada estado interno. As condições atuais da entrada e do estado interno determinem a condição
Flip-flop D disparado pelo bordo ascendente ( Positive edge-triggered D flip-flop )
Células de memória síncronas ESV-ESI-Sistemas igitais-fundamentos dos Circuitos Sequenciais (2) 1/14 As células de memória síncronas reagem de forma sincronizada com um sinal de relógio ( Clock -), o qual
Eletrônica Digital para Instrumentação. Herman Lima Jr.
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos
Sistemas Digitais Palavra de Controle (Control Word)
Sistemas Digitais Palavra de Cotrole (Cotrol Word) Referêcia Bibliográfica: Logic ad Computer Desig Fudametals Mao & Kime Adaptações: josé artur quilici-gozalez Sumário Datapaths e Cotrol Word Itrodução
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa atarina entro Tecnológico epartamento de Informática e Estatística urso de Graduação em iências da omputação Aula 6-P escrição em VHL, síntese e simulação de latches, flip-flops
Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva
Latches e Flip-Flops Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Diagrama Geral de um Sistema Digital Latch com Portas NOR Diagrama de Tempos Latch com Portas NOR Gated Latch c/ portas NOR R R
CONTADORES DIGITAIS (Unidade 6)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
LÓGICA DIGITAL CONCEITOS DE CLOCK RELÓGIOS (CLOCK) Prof. Celso Candido ADS / REDES / ENGENHARIA
RELÓGIOS (CLOCK) 1 Em muitos circuitos digitais, a ordem em que os eventos ocorrem é crítica. Às vezes um evento deve preceder outro, ou então dois eventos deverão ocorrer simultaneamente, para as relações
SISTEMAS DIGITAIS (SD)
SISTEMAS IGITAIS (S) MEE Acetatos das Aulas Teóricas Versão. - Português Aula N o 4: Título: Sumário: ircuitos Sequenciais Básicos: aracterização temporal; Metodologia de sincronização temporal. /4 Nuno.Roma@tecnico.ulisboa.pt
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Ciências da Computação & Engenharia Eletrônica
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Ciências da Computação & Engenharia Eletrônica Aula 1-T 1. Projeto de unidade lógico-aritmética (ULA).
Introdução a Sistemas Digitais
Introdução a Sistemas Digitais Definição Sistemas Digitais Projeto Revisão: Circuitos Combinacionais Circuitos Sequênciais Máquinas de Estados Sistemas Digitais Definição Um sistema digital é um sistema
3 a Lista de Exercícios
Universidade Federal de Santa Catarina Departamento de Informática e Estatística Bacharelado em Ciências da Computação INE 5406 - Sistemas Digitais - semestre 2010/2 Prof. José Luís Güntzel guntzel@inf.ufsc.br
CIRCUITOS SEQUENCIAIS (Unidade 5)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
CIRCUITOS DIGITAIS. Circuitos Sequenciais e Flip-Flops. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Circuitos Sequenciais e Flip-Flops Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Flip-Flop
Eletrônica Digital I TE050. Circuitos Seqüenciais
Universidade Federal do Paraná Setor de Tecnologia Departamento de Engenharia Elétrica Eletrônica Digital I TE050 Circuitos Seqüenciais Prof. Lúcio Mauro M. Tonon 1 Circuitos Seqüenciais A grande maioria
5. ANÁLISE DE SISTEMAS DA CONFIABILIADE DE SISTEMAS SÉRIE-PARALELO
5. ANÁLISE DE SISTEMAS DA CONFIABILIADE DE SISTEMAS SÉRIE-PARALELO 5.1 INTRODUÇÃO Um sistema é defiido como todo o cojuto de compoetes itercoectados, previamete determiados, de forma a realizar um cojuto
FIGURA 5-1 Diagrama geral de um sistema digital. Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer Capítulo 5 Prentice Hall
FIGURA 5-1 Diagrama geral de um sistema digital. FIGURA 5-2 Símbolo geral para um flip-flop e definição dos seus dois estados de saída possiveis. FIGURA 5-3 Um latch com portas NDA tem dois estados de
Circuitos Seqüenciais
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Circuitos Seqüenciais Alexandre Amory Edson Moreno Nas Aulas Anteriores 2 A algumas aulas: Arquitetura da Cleo A duas aulas: Como descrever a parte operativa da
Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1
PROJETOS DIGITAIS E MICROPROCESSADORES CIRCUITOS SEUENCIAIS Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1 INVERSORES CMOS PROJETOS DIGITAIS E MICROPROCESSADORES 2 INVERSORES CMOS PROJETOS
Flip-Flops, Registros e Contadores
Flip-Flops, Registros e Contadores 1 D latch 2 Operação do D-latch se C=1 a saída acompanha a entrada se C=0 a saída mantém estado anterior não pode ser usado em circuitos síncronos: leitura e escrita
SSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
15/3/2010. Aula 2. Engenharia de Sistemas Embarcados. Introdução. Prof. Abel Guilhermino Tópico: Projeto de Sistemas Embarcados
5/3/20 Itrodução Aula 2 Egeharia de Sistemas Embarcados Prof. Abel Guilhermio Tópico: Projeto de Sistemas Embarcados Processador Circuito digital que realiza tarefas computacioais ador e camiho de dados
Lista de Exercícios 6 Elementos de memória: latches, flip-flops e registradores
Universidade Federal de Itajubá ITI - Instituto de ngenharia de istemas e Tecnologia da Informação LT0 letrônica igital I Lista de xercícios lementos de memória: latches, flip-flops e registradores ) Levante
ELETRÔNICA DIGITAL II. AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR
ELETRÔNICA DIGITAL II AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR 52wz1h@bol.com.br UBERABA MG 2º SEMESTRE 2008 CONTEÚDO PROGRAMADO: 1 Flip-Flop J-K 2 Flip-Flop D 3 Latch D 4 Entradas assíncronas 5 Características
ELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 11 Elementos de memória Parte 2/2 de Paula Rodrigues Elementos de memória Contexto Flip-flops (FFs) disparados por borda Versáteis
CIRCUITOS SEQUÊNCIAIS
Coelh ho, J.P. @ Sistem mas Digita ais : Y20 07/08 CIRCUITOS SEQUÊNCIAIS O que é um circuito it sequêcial? Difereça etre circuito combiatório e sequecial... O elemeto básico e fudametal da lógica sequecial
Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 09. Projeto de Blocos Seqüenciais. Prof. Sandro Vilela da Silva
Centro Federal de Educação Tecnológica de Pelotas CEFET-RS Projeto Físico F Digital Aula 9 Projeto de Blocos Seqüenciais Prof. Sandro Vilela da Silva sandro@cefetrs.tche.br Copyright Parte dos slides foram
Flip-Flops Sincronizados tipo D
Flip-Flops Sincronizados tipo D Um FF sincronizado depende diretamente de pulsos de clock para a sua liberação (enable). Veja abaixo um FF do tipo D implementado a partir de um FF RS básico. Analisando
ELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 2 Emprego de elementos de memória: Contadores síncronos de Paula Rodrigues Contadores síncronos Contexto Flip-flops disparados
Representação de Números em Ponto Flutuante
Represetação de Números em Poto Flutuate OBS: Esta aula é uma reprodução, sob a forma de slides, da aula em vídeo dispoibilizada pelo prof. Rex Medeiros, da UFRN/ECT, em https://youtu.be/ovuymcpkoc Notação
Eletrônica Digital II. Flip-Flop s. Prof. Msc. Getúlio Teruo Tateoki 1
Eletrônica Digital II Flip-Flop s Prof. Msc. Getúlio Teruo Tateoki 1 Diagrama geral de um sistema digital Prof. Msc. Getúlio Teruo Tateoki 2 Símbolo geral para um flip-flop e seus dois estados de saída
Circuitos sequenciais
Circuitos sequenciais aídas dependem da sequência das entradas não basta uma tabela de verdade! Exemplo: controlo do nível de água num tanque: entrada de água electro-válvula ABE sistema digital de controlo
Pontifícia Universidade Católica Federal do Rio de Santa Grande Catarina do Sul
DEPARTAMENTO: Engenharia Elétrica CURSO: Engenharia Elétrica DISCIPLINA: Sistemas Digitais CÓDIGO: EEL 7020 CRÉDITOS: 04 (02 Teoria e 02 Prática) CARGA HORÁRIA: 72 horas-aula REQUISITOS: OFERTA: Pré-requisito:
Universidade Federal do ABC
Universidade Federal do ABC Eletrônica Digital Aula 09: Considerações Gerais e Aplicações de Flip-Flop TOCCI, Sistemas Digitais, Sec. 5.11-5.23 http://sites.google.com/site/eletdigi/ 1 Entradas Assíncronas
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula 5-P Processos em VHDL. Comandos de atribuição em VHDL:
CIRCUITOS DIGITAIS. Circuitos Sequenciais e Flip-Flops. Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau
CIRCUITOS DIGITAIS Circuitos Sequenciais e Flip-Flops Prof. Denis Fantinato Prof. Rodrigo Moreira Bacurau Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau O que será visto nesta aula Latches
Célula básica de memória - Notas de aula abril/2012
22 - Célula básica de memória - Notas de aula abril/22 Célula básica de Memória A Unidade Central de Processamento (CPU) é o componente fundamental dos sistemas computadorizados. Um de seus dispositivos
ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Verilog HL Inferência de elementos de memória Prof. Rodrigo de Paula Rodrigues Inferência de elementos de memória Forma direta J
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Shift Registers e Contadores Assíncronos
Shift Registers e Contadores Assíncronos Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 28 de maio de 2015 1 / 19 Registradores Registradores nada mais são que Flip-flops
Eletrônica Digital. Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN
Eletrônica Digital Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN Circuitos Sequenciais vs Combinacionais Os circuitos lógicos combinacionais são aqueles em que suas saídas a qualquer
Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.
AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória
CIRCUITOS SEQUENCIAIS (Unidade 5)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
Aula 12. Flip-Flop Parte 1. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 2 Flip-Flop Parte SEL 044 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Combinacionais X Sequenciais l Circuitos Combinacionais: o valor da saída no instante t depende apenas da combinação
Circuitos Seqüenciais Sistemas Digitais
2 ircuitos Seqüenciais Sistemas igitais Muitos sistemas digitais são pulsados ou clocked. Isto é, eles operam em sincronismo com um trem de pulsos de período chamado relógio (clock). n n+ ula GEO-I-UFPE
APÊNDICE A Resumo Teórico
EPUP P 2011/2305/2355 Laboratório igital 1 IUITO BIETÁVEI APÊNIE A esumo Teórico Há dois aspectos importantes a serem considerados a respeito de circuitos biestáveis (flip-flops): o tipo de sincronismo
AULA 2 Implementação de Flip-Flops dos tipos JK e RS Livro Texto pág. 113 a 117 e 124 e 146 a 148 e 150 a 152.
NOTA DE AULA NE7720 ITEMA DIGITAI - II AULA 2 Implementação de Flip-Flops dos tipos JK e R Livro Texto pág. 3 a 7 e 24 e 46 a 48 e 50 a 52..) Estudo do F/F tipo JK. a) Tabela da verdade do F/F tipo JK.
Processador: Conceitos Básicos e Componentes
Processador: Conceitos Básicos e Componentes Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF)
LABORATÓRIO DE ELETRÔNICA DIGITAL Experiência 7: Análise de Circuitos Biestáveis
33 1. Objetivo Analisar a operação de circuitos biestáveis: latches e flip-flops tipo RS, JK, T e D. 2. Conceito Um latch ou um flip-flop também são conhecidos como dispositivos biestáveis. Os biestáveis
Capítulo 5 - Flip-Flops e Dispositivos Correlatos
Capítulo 5 - Flip-Flops e Dispositivos Correlatos Introdução: Os circuitos considerados até o momento eram todos circuitos combinacionais, onde a saída é determinada pelos valores presentes nas entradas,
Pontifícia Universidade Católica Federal do Rio de Santa Grande Catarina do Sul
DEPARTAMENTO: Engenharia Elétrica e Eletrônica DISCIPLINA: Circuitos e Técnicas Digitais CÓDIGO: EEL 5105 CRÉDITOS: 05 (02 Teoria e 03 Prática) CARGA HORÁRIA: 90 horas-aula OFERTA: Ciência da Computação
Conversores Analógico/Digital (A/D)
Coversores Aalógico/Digital (A/D) Um coversor A/D é um circuito ue coverte um ível de tesão (ou correte) em um valor umérico (digital) correspodete. São a base de ualuer istrumeto de medição digital. Existem
Pontifícia Universidade Católica Federal do Rio de Santa Grande Catarina do Sul
DEPARTAMENTO: Engenharia Elétrica CURSO: Engenharia Elétrica DISCIPLINA: Sistemas Digitais CÓDIGO: EEL 7020 CRÉDITOS: 04 (02 Teoria e 02 Prática) CARGA HORÁRIA: 72 horas-aula REQUISITOS: OFERTA: Pré-requisito:
LATCHES e FLIP-FLOPs. Aula 9 GRECO-CIN-UFPE. Chaveamento de sinais eletrônicos usando Latchs RS. Chaveamento de sinais eletrônicos usando Latch RS
es e Flip-FlopsFlops LAHE e FLI-FLOs omo implementar uma célula de memória? r n- r n-2 r n-3 r n-4 r egistrador de n bits Aula 9 GEO-IN-UFE célula {,} = bit de informação Flip-Flop/esFlop/es entradas omponente
Arquitetura de Computadores
Arquitetura de Computadores Aula 11 - Circuitos Sequenciais Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br Copyright 2010, IFPE. Creative Commons BY-SA 3.0 license Latest update: 30 de Mai
3 Utilizando o CircuitMaker, simule circuito abaixo e preencha sua tabela. Analise que circuito é esse.
UDESC/CCT/DEE Eletrônica Digital 2ª Lista de Exercícios 1 Utilizando o CircuitMaker, simule circuito abaixo e preencha sua tabela. Analise que circuito é esse. SET RESET Q Q/ OBS 0 0 0 1 1 0 1 1 2 Para
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Aula -T 4. Projeto de Sistemas Digitais no Nível RT. Classificação
Eletrônica Digital para Instrumentação
G4 Eletrônica Digital para Instrumentação Prof. Márcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br) Centro Brasileiro de Pesquisas Físicas Ministério da Ciência e Tecnologia
Armazenamento e Transferência de Dados
Armazenamento e Transferência de Dados Prof. André Rabelo Slides: Sistemas Digitais(Bibliografia básica) Armazenamento e Transferência de Dados FFs são comumente usados para armazenamento e transferência
Relatórios de Práticas no LABORATORIO
Cod. isc: TURMA: GRUPO: NOME: Sistemas igitais Relatórios de Práticas no LABORATORIO Aula 10 a 14 PROF. MSc. MÁRIO OLIVEIRA ORSI PROF. MSc. CARLOS ALEXANRE FERREIRA E LIMA MAIO 2014 1 1. Projeto Final
SINAIS E SISTEMAS DE TEMPO DISCRETO
SINAIS E SISTEMAS DE TEMPO DISCRETO SINAIS DE TEMPO DISCRETO Fução de uma variável idepedete iteira. Não é defiido em istates etre duas amostras sucessivas. É icorreto pesar que é igual a zero se ão é
Aula Expositiva 03. DCC 001 Programação de Computadores 2 o Semestre de 2011 Prof. Osvaldo Carvalho DCC
Aula Expositiva 03 2.2.5 Síntese de Circuitos Combinatórios (7 segmentos) 2.2.6 Multiplexadores e Demultiplexadores 2.3 Circuitos Sequenciais 2.3.1 Flip-flops e registradores 2.3.2 Barramentos e Controle
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado Circuitos Aritméticos 1. Construa a tabela verdade de um somador completo (FA) de um bit e
FLIP-FLOPS JK e T. Na saída da porta A, temos J.Q e na saída da porta B temos K.Q
FLIP-FLOPS JK e T O FF JK é um dos mais versáteis utilizados em circuitos lógicos, sendo por isso considerado como FF Universal. A figura abaixo mostra um FF JK implementado a partir de um FF RS sincronizado
Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br
![Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br](/thumbs/66/55482578.jpg "Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br")
Eletrônica Digital Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Flip-Flops Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br Circuitos Seqüenciais A saída de um circuito seqüencial depende da
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL Lógica Sequencial Na lógica seqüencial, os sinais de saída são resultados não
Circuitos CMOS sequenciais
Circuitos CMOS sequenciais João Canas Ferreira FEUP/EEC Maio de 2012 Tópicos de Projecto de Circuitos Circuitos CMOS sequenciais 1 Conteúdo Aspetos gerais sobre circuitos sequenciais Circuitos baseados
Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof.
Sistemas Digitais. Aula 11
Sistemas Digitais Aula 11 1 Projeto de sistemas digitais Unidade de Processamento da Informação Transferência de Informação Operação sobre a informação Unidade de Controle Determina a seqüência de operação
NOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II AULA
AULA 17 - Nível de Transferência entre Registradores RTL. Livro texto, pág.242 a 276 e apostila de fluxo de dados. 1. Introdução:.Continuação projeto RTL. Exemplo 5.2: Medidor de distância baseado em raio
4 Circuitos Seqüenciais
4 ircuitos eqüenciais onforme já citado no capítulo 3, os circuitos lógicos dos sistemas digitais podem ser de dois tipos: circuitos combinacionais ou circuitos seqüenciais. Um circuito combinacional é
Decodificadores e Registradores
epartamento de Engenharia Elétrica e de Computação - EESC-USP SEL-415 Introdução à Organização dos Computadores ecodificadores e Registradores Aula 3 Prof. r. Marcelo Andrade da Costa Vieira Profa. Luiza
Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.
Uma das coisa importantes que se pode fazer com portas booleanas é criar memória. Se as portas forem dispostas corretamente, elas vão selembrar do valor de entrada. A memória é baseada num conceito de
LATCHES e FLIP-FLOPs. Aula 15 GRECO-CIN-UFPE
LATCHE e FLIP-FLOPs Aula 5 GECO-CIN-UFPE Latches e Flip-FlopsFlops Como implementar uma célula de memória? r n- r n-2 r n-3 r n-4 r egistrador de n bits célula {,} = bit de informação Flip-Flop/LatchesFlop/Latches
Relatórios de Práticas no LABORATORIO
Cod. isc: CMP1090 TURMA: GRUPO: NOME: matricula: ESCOLA E CIÊIAS EXATAS E A COMPUTAÇÃO ENGENHARIA E COMPUTAÇÃO CIÊIA A COMPUTAÇÃO Sistemas igitais Relatórios de Práticas no LABORATORIO Aula 10 a 14 PROF.
Aula 14: Lógica e circuitos digitais
Aula 14: Lógica e circuitos digitais Circuitos combinacionais circuitos sequenciais Rodrigo Hausen hausen@usp.br 29 de setembro de 2011 http://cuco.pro.br/ach2034 Rodrigo Hausen (hausen@usp.br) Aula 14:
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops Prof. Antonio Heronaldo de Sousa Agenda - Circuitos Sequenciais - Conceitos - Conceito e circuitos de Latch RS - Aplicações do
EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES
CALCULADORA SIMPLES E.T.M./2003 (revisão e adaptaçào) M.D.M. e E.T.M./2006 (revisão) E.T.M./2008 (revisão) E.T.M./20 (revisão) RESUMO Esta experiência tem por objetivo a utilização de circuitos integrados
SSC512 Elementos de Lógica Digital. Latches e Flip Flops. GE4 Bio
Universidade de São Paulo Instituto de Ciências Matemáticas e de Computação Departamento de Sistemas de Computação Elementos de Latches e Flip Flops GE4 Bio GE4Bio Grupo de Estudos em Sinais Biológicos
Escola Politécnica de Pernambuco Departamento de Engenharia Elétrica PROGRAMA EMENTA OBJETIVOS
PROGRAMA Disciplina: ELETRÔNICA DIGITAL Código: ELET0037 Carga Horária Semestral: 60 HORAS Obrigatória: sim Eletiva: Número de Créditos: TEÓRICOS: 04; PRÁTICOS: 00; TOTAL: 04 Pré-Requisito: ELET0033 ELETRONICA
Circuito de dados e circuito de controlo
Circuito de dados e circuito de controlo Considerações iniciais Exemplo 2 1 As metodologias estudadas até agora permitem projectar circuitos digitais combinatórios e digitais de pequena complexidade. Estas
Exemplo 1 de Projeto de Circuito Síncrono: Multiplicador Binário
PS234 MULTIPLIAOR BINÁRIO Rev. Exemplo de Projeto de ircuito Síncrono: Multiplicador Binário Resumo elaborado por Edith Ranzini, a apartir do livro KIME, R; MANO, M.M. Logic and omputer esign Fundamentals.
Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno
Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem
CARGA HORÁRIA TOTAL : 108 h/aulas TEORIA: 72 h/aulas PRÁTICA: 36 h/aulas. CURSO(S): Engenharia Elétrica SEMESTRE/ANO : 02/2010
P L A N O D E E N S I N O DEPARTAMENTO: Engenharia Elétrica DISCIPLINA: Eletrônica Digital SIGLA: ELD PRÉ-REQUISITOS: CARGA HORÁRIA TOTAL : 108 h/aulas TEORIA: 72 h/aulas PRÁTICA: 36 h/aulas CURSO(S):